2006年11月
修订版0.3
3.3V LVCMOS 1:10 PLL时钟发生器
特点
•
•
•
•
•
•
•
•
•
•
•
•
•
•
输出频率范围： 25 MHz至200 MHz的
输入频率范围： 6.25 MHz至31.25 MHz的
2.5V或3.3V操作
拆分2.5V / 3.3V输出
±2.5 ％最大输出占空比变化
九时钟输出：驱动多达18时钟线
两个参考时钟输入：XTAL或LVCMOS
150PS的最大输出，输出偏斜
锁相环（PLL）的旁路模式
“ SpreadTrak ”
输出使能/禁用
引脚兼容， MPC9350和CY29350 。
工业温度范围： -40 ° C至+ 85°C
32引脚TQFP 1.0毫米& LQFP封装
PCS5I9350
该PCS5I9350特色的Xtal和LVCMOS的参考
在四个时钟输入，并提供了九个分区输出
1银行， 1 ，2和5的输出。 A银行划分VCO
通过2个或4个输出，而其他银行除以4或8元
SEL （ A：D ）设置，见表2。这些分频器允许
输出到16的输入比率： 1,8 ：1,4 ： 1和2： 1 。每
兼容LVCMOS输出可驱动50Ω串联或
并行
终止
传输
线。
为
系列
端接传输线，每路输出可驱动一个或
两条曲线给设备的1:18有效的扇出。
该PLL可以确保稳定的考虑到VCO配置
到到500MHz之间的200MHz的运行。这允许一个宽
范围的输出频率从25MHz的频率为200MHz 。该
内部VCO在输入基准的倍数运行
时钟反馈分压器设置，见表1 。
当PLL_EN为低时， PLL被旁路和参考
时钟直接提供输出分频器。这个模式是完全
静态和最小输入时钟频率指定
不适用。
低电压
高性能
功能说明
该
PCS5I9350
is
a
200MHz的基于PLL的时钟驱动器专为高速
时钟分配的应用程序。
PulseCore半导体公司
1715 S.巴斯科姆大道套房200 ，坎贝尔，CA 95008
•
联系电话： 408-879-9077
•
传真： 408-879-9018
www.pulsecoresemi.com
注意：本文档中的信息如有更改，恕不另行通知。
PULSECORE [ PulseCore Semiconductor ]
