2006年11月
修订版0.3
低压零延迟缓冲器
特点
完全集成的PLL
高达200MHz的I / O频率
LVCMOS输出
输出禁用高阻抗
LVCMOS的参考时钟选项
LQFP和TQFP封装
± 50ps的周期间抖动
150ps的输出歪斜
该
PCS5I961
is
该
提供
同
PCS5I961C
两
报价
不同
an
输入
精读网络gurations 。
参考时钟。
PCS5I961C
LVCMOS
参考时钟而PCS5I961P提供LVPECL
在高拉OE引脚将迫使所有的输出
（ Q FB个除外）成为高阻抗状态。由于OE
针不影响QFB输出，下游钟表
可以在没有内部PLL失锁被禁用。
该PCS5I961C完全2.5V或3.3V兼容，
无需外部环路滤波器元件。所有的控制
输入接受LVCMOS兼容级别和输出
能够提供低阻抗LVCMOS输出
驱动终止50Ω传输线。对于系列
终止线PCS5I961C可驱动每两行
输出给设备1:36的有效的扇出。该
器件封装在一个32引脚LQFP和TQFP
包。
功能说明
该PCS5I961C是2.5V或3.3V兼容， 1:18 PLL
基于零延迟缓冲器。凭借高达的输出频率
为200MHz ， 150PS的输出歪斜的设备满足
最苛刻的时钟树的应用需求。
框图
Q0
CCLK
50K
FB_IN
50K
F_RANGE
50K
Q14
Q15
Q16
OE
50K
图1. PCS5I961C逻辑图
PLL
REF
100-200兆赫
FB
50-100兆赫
Q1
0
1
Q2
Q3
QFB
PulseCore半导体公司
1715 S.巴斯科姆大道套房200 ，坎贝尔，CA 95008
•
联系电话： 408-879-9077
•
传真： 408-879-9018
www.pulsecoresemi.com
注意：本文档中的信息如有更改，恕不另行通知。
PULSECORE [ PulseCore Semiconductor ]
