2006年11月
修订版0.3
3.3V 1 ： 8 LVCMOS PLL时钟发生器
特点
•
•
•
•
•
1：8的PLL基于低电压时钟发生器
支持零延迟操作
3.3V电源
产生时钟信号高达125MHz
保证PLL锁定为145MHz ，输出
频率= 36.25MHz
•
•
•
•
•
•
•
150 ps的最大输出偏移
差分LVPECL参考时钟输入
外部PLL反馈
可驱动多达16个时钟线
32引脚LQFP & TQFP封装
工业温度范围
针
和
功能
兼容
to
该
PCS5I9653A
在任4倍或参考时钟频率的8倍运行。
该PCS5I9653A是保证在低功率PLL锁定
在高频率范围模式（ VCO_SEL = 0）下，以
PLL = 145 MHz或FREF = 36.25MHz 。
该PCS5I9653A具有差分LVPECL参考
输入长与外部反馈输入。该装置是
非常适合用作零延迟，低偏移扇出缓冲器。该
设备性能已被调整和优化为零
延迟的性能。该PLL_EN和旁路控制
选择用于测试和诊断PLL旁路配置。
在这种结构中，所选择的输入参考时钟是
绕过PLL和路由到输出分频器
或直接到输出。该PLL旁路配置
是
十分
STATIC
和
该
最低
时钟
频率
说明书和所有其它的PLL的特性并不适用。
该输出可以被禁用（高阻态）和
通过置的MR / OE引脚器件复位。主张MR / OE
也使PLL松锁由于缺少反馈
在FB_IN信号的存在。拉高MR / OE将使
的输出，并关闭锁相环，使
PLL来恢复到正常操作状态。该PCS5I9653A是
完全兼容3.3V ，无需外部环路滤波器
组件。输入（ PCLK除外）接受LVCMOS
除了信号同时输出提供LVCMOS
兼容水平与能力，以驱动端接
50Ω的传输线。串联端接传输
线，每条的PCS5I9653A输出能够驱动一个或
两条曲线给设备以1:16的有效扇出。
该装置被装在一个7×7平方毫米32引脚LQFP &
TQFP封装。
MPC953 ， MPC9653A和MPC9653
功能说明
该PCS5I9653A采用PLL技术，频率锁定
其输出到输入参考时钟。正常工作
该PCS5I9653A的需要Q FB个的连接
输出到反馈输入，关闭PLL反馈路径
（外部反馈） 。随着锁定PLL ，输出
频率等于所述装置的基准频率
和VCO_SEL选择25的工作频率范围
到的62.5MHz或50〜 125MHz的。两个可用后PLL
通过VCO_SEL选择分频器（分频或4分频8）
与参考时钟频率确定VCO的
频率。两者必须被选择，以匹配VCO
频率范围。该PCS5I9653A的内部VCO是
PulseCore半导体公司
1715 S.巴斯科姆大道套房200 ，坎贝尔，CA 95008
•
联系电话： 408-879-9077
•
传真： 408-879-9018
www.pulsecoresemi.com
注意：本文档中的信息如有更改，恕不另行通知。
PULSECORE [ PulseCore Semiconductor ]
