2006年9月
修订版0.4
2.5V或3.3V ， 200兆赫， 12路输出零延迟缓冲器
特点
•
•
•
•
•
•
•
•
输出频率范围： 8.33MHz到200MHz
输入频率范围： 6.25MHz到125MHz的
2.5V或3.3V操作
拆分2.5V / 3.3V输出
±2 ％（最大）输出的占空比的变化
12时钟输出：驱动多达24时钟线
一个反馈输出
三个参考时钟输入： LVPECL或
LVCMOS
•
•
•
•
•
300PS （最大）输出，输出偏斜
锁相环（PLL）的旁路模式
“ SpreadTrak ”
输出使能/禁用
引脚兼容CY29773 ， MPC9773和
MPC973
•
•
•
工业温度范围： -40 ° C至+ 85°C
52pin 1.0毫米TQFP封装
符合RoHS标准
PCS5I9773
该ASM5I9773配有一张LVPECL和两个LVCMOS
参考时钟输入，并提供12个输出分区
在每四个输出三家银行。每家银行的划分
按SEL VCO输出（A ：C ）的设置（见表2.功能
表（配置控制） ） 。这些分频器允许
输出到输入的比例为8 ：1， 6： 1,5 ：1,4 ：1,3 ： 1,8 ：3,5 ： 2,2 ：1，
5： 3,3 ：2,4 ：3,5 ： 4,1： 1和5 ： 6 。每个LVCMOS兼容
输出可驱动50Ω串联或并联端接
传输线。对于串联端接传输
线，每个输出可驱动一个或两个的痕迹，给人
设备的1:24的有效扇出。
PLL被确保稳定的，因为压控振荡器是
配置为500MHz的200MHz的之间运行。这使得
宽范围的输出频率，从为8MHz到200MHz 。
对于正常操作，外部反馈输入FB_IN是
连接到反馈输出Fb_out分别。内部
压控振荡器的输入参考时钟设定的倍数运行
由反馈分频器（见表1频率表） 。
当PLL_EN为低时， PLL被旁路和参考
时钟直接提供输出分频器。这个模式是完全
静态和最小输入时钟频率指定
功能说明
该
ASM5I9773
is
a
低电压
高性能
不适用。
200MHz的基于PLL的设计用于高零延迟缓冲器
高速时钟分配的应用程序。
PulseCore半导体公司
1715 S.巴斯科姆大道套房200 ，坎贝尔，CA 95008
•
联系电话： 408-879-9077
•
传真： 408-879-9018
www.pulsecoresemi.com
注意：本文档中的信息如有更改，恕不另行通知。
PULSECORE [ PulseCore Semiconductor ]
