2006年9月
修订版0.4
AC电气规格
（VDD = 2.5V ±5％ ，T
A
= - 40 ° C至+ 85°C ）
9
参数
描述
条件
t
SK （ O）
t
SK （ B）
t
PLZ ， HZ
t
PZL ，ZH
输出至输出扭曲
银行对银行斜
输出禁止时间
输出使能时间
÷ 4反馈
÷ 6反馈
÷ 8反馈
÷ 10回应
÷ 12反馈
÷ 16反馈
÷ 20反馈
同频
（ 125MHz的） RMS （ 1σ ）
同频
多频
同频
（ 125MHz的） RMS （ 1σ ）
同频
多频
1.3 - 2.0
0.7 - 1.3
0.9 - 1.3
0.6 - 1.1
0.6 - 0.9
0.4 - 0.6
0.6 - 0.9
7
A银行内斜
在B银行歪斜
在C银行歪斜
PCS5I9773
民
典型值
最大
75
100
150
400
10
10
单位
pS
pS
nS
nS
BW
PLL的闭环带宽（ -3dB ）
兆赫
30
150
435
pS
t
JIT （ CC ）
周期到周期抖动
6
45
30
75
235
150
1
pS
pS
mS
t
JIT （ PER ）
t
JIT （ φ ）
t
LOCK
周期抖动
I / O的相位抖动
最大PLL锁定时间
AC电气规格
（ VDD = 3.3V ± 5 ％ ， TA = - 40 ° C至+ 85°C ）
9
参数
描述
条件
f
VCO
VCO频率
÷ 4反馈
÷ 6反馈
÷ 8反馈
÷ 10回应
÷ 12反馈
÷ 16反馈
÷ 20反馈
÷ 24反馈
÷ 32反馈
÷ 40反馈
旁路模式
（ PLL_EN = 0）
LVPECL
LVPECL
0.8V至2.0V
民
200
50
33.3
25
20
16.6
12.5
10
8.3
6.25
5
0
25
500
1.2
典型值
最大
500
125
83.3
62.5
50
41.6
31.25
25
20.8
15.625
12.5
200
75
1000
VDD–0.9
1.0
单位
兆赫
f
in
输入频率
兆赫
f
refDC
V
PP
V
CMR
t
r
, t
f
输入占空比
峰峰值输入电压
共模范围
8
TCLK输入上升/下降时间
%
mV
V
nS
注意事项：
9. AC特点，适用于50Ω到V并行输出端接
TT
。输出是在相同的电源电压，除非另有说明。参数
通过特性保证，不是100 ％测试。
2.5V或3.3V ， 200兆赫， 12路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
8 16
PULSECORE [ PulseCore Semiconductor ]
