2007年5月
修订版0.2
PCS5P23Z05D
PCS5P23Z09D
多路输出时序- SAFE™峰值EMI降低IC
一般特点
•
•
•
•
•
•
•
•
•
•
REF引脚。 PLL反馈是在芯片上，并获得
从CLKOUT垫。
该PCS5P23Z09D拥有的每四个输出两家银行，
这可以通过选择输入，如图所示在被控制
在选择输入解码表。选择输入也
允许的输入时钟被直接施加到输出
芯片和系统测试。
多PCS5P23Z05D / 09D设备可以接受相同
输入时钟和分发。在这种情况下之间的偏移
这两个装置的输出被保证是小于
700pS.
所有输出都小于周期到周期抖动200PS 。
输入和输出的传输延迟被保证是
小于± 350pS ，并输出到输出偏移是
保证是小于250PS 。
参考
“
扩频控制和输入输出扭曲
表？
为
偏差
和
输入输出
SKEW
为
PCS5P23Z05D和PCS5P23Z09D设备。
该PCS5P23Z05D / 09D有两个不同的可用
包，如图订货信息表。
输入频率范围： 100MHz至150MHz的
有时序- SAFE™峰值EMI时钟分配
减少
零输入 - 输出传输延迟
多个低抖动输出
输出输出偏斜小于250PS
装置设备偏斜小于700pS
一个输入驱动器9输出，分组为
4 + 4 + 1（ PCS5P23Z09D ）
一个输入驱动5个输出（ PCS5P23Z05D ）
低于200 ps的周期到周期抖动兼容
与奔腾的系统
提供16PIN 150密耳SOIC ， 4.4毫米TSSOP
（ PCS5P23Z09D ） ，并在8PIN 150密耳SOIC和
4.4毫米TSSOP封装（ PCS5P23Z05D ）
®
•
•
•
3.3V操作
先进的CMOS技术
第一个真正的插入式解决方案
功能说明
PCS5P23Z05D / 09D是一款多功能， 3.3V零延迟缓冲器
设计散发高速时序SAFE™时钟
与峰值EMI降低。 PCS5P23Z09D接受一个
参考输入和驱逐9低偏移时钟。这是
采用16引脚封装。该PCS5P23Z05D是
8引脚版本PCS5P23Z09D的。它接受一个
参考输入和驱逐5低偏移时钟。
所有部件都有片上锁相环的锁定到输入时钟上
框图
PLL
REF
PLL
CLKOUT
CLK1
CLKA3
CLK2
CLK3
CLKA4
S2
CLK4
S1
选择输入
解码
CLKB1
CLKB2
CLKB3
REF
MUX
CLKOUT
CLKA1
CLKA2
PCS5P23Z05D
PCS5P23Z09D
CLKB4
PulseCore半导体公司
1715 S.巴斯科姆大道套房200 ，坎贝尔，CA 95008
•
联系电话： 408-879-9077
•
传真： 408-879-9018
www.pulsecoresemi.com
注意：本文档中的信息如有更改，恕不另行通知。
PULSECORE [ PulseCore Semiconductor ]
