P4C1024L
低功耗128K ×8
CMOS静态RAM
特点
V
CC
电流(商业/工业)
- 运行: 70毫安/ 85毫安
- CMOS待机: 100μA / 100μA
访问时间
-55/70 (商业或工业)
单5伏± 10 %电源
易内存扩展使用
CE
1,
CE
2
和
OE
输入
通用数据的I / O
三态输出
充分TTL兼容输入和输出
先进的CMOS技术
自动断电
套餐
-32引脚600密耳的塑料和陶瓷DIP
-32引脚445密耳SOP
-32引脚TSOP
描述
该P4C1024L是1,048,576位低功耗CMOS静态
RAM组织为128Kx8 。 CMOS内存重
张塌塌米无时钟或刷新,并且有平等的机会
和循环时间。输入是完全TTL兼容。该
RAM采用单5V ± 10 %容差功率运行
供应量。
55纳秒和70 ns访问时间availale 。 CMOS是
用于以降低功耗为低电平。
该P4C1024L设备提供了异步操作
化相匹配的访问和周期时间。内存
位置上的地址引脚指定的
0
到A
16
。读
ING是由设备选择完成( CE
1
低,
CE
2
高点)和输出使能( OE ),而写使能
( WE)仍然很高。由下呈现地址
这些条件下,在被寻址的存储器中的数据某一地址
阳离子上呈现的数据输入/输出管脚。该
输入/输出引脚留在高Z状态时,无论
CE
1
or
OE
是高还是
WE
或CE
2
是低的。
该P4C1024L封装在一个32引脚TSOP , 445万
SOP,和一个600密耳PDIP 。
功能框图
引脚配置
DIP( P600 , C10) ,SOP (S12)
顶视图
请查阅技术资料的TSOP引脚配置结束。
文档#
SRAM125
REV C
修订后的2006年9月
1