P4C1024
高速128K ×8
双芯片使能
CMOS静态RAM
特点
高速（平等机会和循环时间）
- 15/20/25/35 NS （商业）
- 20/25/35/45 NS （工业）
- 20/25/35/45/55/70/85/100/120 NS （军事）
单5伏± 10 ％电源
易内存扩展使用
CE
1,
CE
2
和
OE
输入
通用数据的I / O
三态输出
充分TTL兼容输入和输出
先进的CMOS技术
快速吨
OE
自动断电
套餐
-32引脚300密耳DIP和SOJ
-32引脚400密耳SOJ
-32引脚600密耳陶瓷DIP
-32引脚400密耳陶瓷DIP
-32引脚焊锡密封扁平
-32引脚LCC （ 450 ×500密耳）
-32引脚陶瓷SOJ
描述
该P4C1024是1,048,576位高速CMOS
静态RAM组织为128Kx8 。 CMOS内存
不需要时钟或刷新，并具有平等的机会
和循环时间。输入是完全TTL兼容。该
RAM采用单5V ± 10 ％容差功率运行
供应量。
15纳秒访问时间允许大大恩
hanced系统的运行速度。 CMOS被利用来
降低功率消耗，以较低的水平。该P4C1024
是一个家庭的RAM PACE ™产品中的一员优惠 -
荷兰国际集团的快速存取时间。
该P4C1024设备提供了异步操作
系统蒸发散相匹配的访问和周期时间。内存
位置上的地址引脚指定的
0
到A
16
.
读是由设备选择完成（ CE
1
低
和CE
2
高点）和输出使能（ OE ），而写
使能（ WE）仍然很高。通过提供这种吸附
在这些条件下穿着，该数据在AD-
穿着存储器位置被呈现在该数据
输入/输出管脚。的输入/输出管脚留在
高Z状态时，无论
CE
1
or
OE
是高还是
WE
或CE
2
是低的。
功能框图
引脚配置
DIP（ P300， C10，C11 ） ，
SOJ （ J300 ， J400 ， CJ1 ）
焊锡密封
FLATPACK （ FS - 3 ）相似
LCC （ L6 ）
文档＃
SRAM124
REV A
修订后的2005年10月
PYRAMID [ PYRAMID SEMICONDUCTOR CORPORATION ]
