HYB18M512160BFX
512兆位的DDR移动-RAM
概观
1.3
描述
该HYB18M512160BFX是一个高速CMOS ，动态随机存取含536,870,912位的内存。
它在内部配置为四银行DRAM 。
该HYB18M512160BFX使用双倍数据速率的体系结构来实现高速操作。双数据 -
率的架构基本上是一个
2n
预取结构，以设计为每两个数据字传送的接口
时钟周期的I / O引脚。一个单一的读或写访问的移动DDR -RAM由一个单
2n-bit
宽，在内部DRAM核心的一个时钟周期的数据传输和两个相应的n比特宽的二分之一时钟
周期数据传输的I / O引脚。
该HYB18M512160BFX是专为移动应用而设计。它采用1.8V电源供电。
功率消耗在自刷新模式时急剧由一个片上温度传感器（ OCTS ）降低;它可以
进一步通过使用可编程的部分阵列自刷新（ PASR ）被减小。
常规的数据保持掉电（PD）模式是可用的，以及一个非数据保持深电源 -
向下（ DPD ）模式。为了进一步节省功耗时钟可在空闲时段停止。
该HYB18M512160BFX坐落在一个60球P- VFBGA封装。它是可用的商业（0° C至70 ° C）
温度范围。
CKE
CK
CK
控制逻辑
命令
解码
CS
RAS
CAS
WE
银行1
2银行
3银行
BANK 0
行地址锁存器
＆放大器;解码器
行地址复用
模式
注册
13
13
13
8192
BANK 0
存储阵列
(8192 x 512 x 32)
CK / CK
数据
地址寄存器
读锁存
A0-A12
BA0,BA1
15
13
16
MUX
16
DRIVERS
检测放大器
16
刷新计数器
银行列逻辑
32
2
IO选通
DQM MASK逻辑
的DQ
发电机
输入REG 。
接收机，该
写
面膜
FIFO
4
＆放大器;
DRIVERS
32
CLK
OUT
CLK
数据
Col0
2
16
2
2
DQ0-
DQ15
UDM ，
LDM
UDQS
LDQS
2
10
列地址
计数器/锁存器
9
COLUMN
解码器
Col0
CK / CK
注1：功能框图是为了便于该设备的动作的用户的理解;它并不代表实际
电路实现
注2： UDM / LDM是单向的信号（仅输入） ，但是在内部装入相匹配的双向DQ的负载和UDQS / LDQS
图2
数据表
功能框图
8
牧师1.10 ， 2006-11
04052006-4SYQ-ZRN3
QIMONDA [ QIMONDA AG ]
