互联网数据表
HY[B/I]18T1G[40/80/16]0B[C/F](L)
1千兆位双数据速率- SDRAM双
1.2
描述
输入在差分时钟交叉点锁存（CK
上升和下降CK ） 。所有的I / O与单个同步
在源端DQS或差分DQS ， DQS对
同步方式。
一个17位的地址总线
×4
和
×8
有组织的组件
和一个16位的地址总线，用于
×16
组件是用来
传达的行，列和行地址信息在一个RAS-
CAS复用的风格。
在DDR2器件采用1.8 V
±
0.1 V电源
供应量。提供自动刷新和自刷新模式
随着各种节能省电模式。
描述的功能性和时序规范
包括在这个数据表是的DLL启用模式
操作。
在DDR2 SDRAM中P（ G） -TFBGA - 68和P （ G）可用 -
TFBGA -84封装。
1千兆DDR2 DRAM是一种高速双数据速率 -
两个CMOS同步DRAM装置，含
1,073,741,824位和内部配置anoctal
quadbank DRAM 。 1千兆位设备的组织结构既
32兆位
×4
I / O
×8
银行， 16兆
×8
I / O
×8
银行或8兆比特
×16
I / O
×8
银行芯片。这些设备实现高速
起价400 MB /秒/针一般传输速率
应用程序。
该设备被设计为符合所有DDR2 SDRAM的关键
产品特点：
1.发布与CAS延迟时间相加，
2.写入延迟=读取延迟 - 1 ，
3.正常和实力弱的数据输出驱动器，
4.片外驱动器（ OCD ）阻抗调节
5.片上端接（ ODT ）的功能。
所有的控制和地址输入与同步
对外部提供的差分时钟。
修订版1.2 ， 2007-05
03062006-ZNH8-HURV
5
QIMONDA [ QIMONDA AG ]
