互联网数据表
HY[B/I]39S256[40/80/16][0/7]F[E/T/F](L)
256兆位同步DRAM
2
CON组fi guration
本章包括引脚配置表中， TSOP和FBGA封装图，并为框图
×4,
×8, ×16
组织的SDRAM 。
2.1
引脚说明
表4
在SDRAM的引脚配置
下面列出了管脚配置部分用于SDRAM的各种信号。
球NO 。
名字
针
TYPE
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
卜FF器
TYPE
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
功能
时钟信号
×4/×8/×16
组织
38,2F
37, 3F
18, 8F
17, 7F
16, 9F
19, 9G
20, 7G
21, 8G
23, 7H
24, 8H
25, 8J
26, 7J
29, 3J
30, 2J
31, 3H
32, 2H
33, 1H
34, 3G
22, 9H
35, 2G
36, 1G
CLK
CKE
RAS
CAS
WE
CS
BA0
BA1
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
时钟信号CK的
时钟使能
行地址选通（RAS） ，列地址选通（CAS） ，写使能（WE ）
控制信号的
×4/×8/×16
组织
芯片选择
行地址信号1 ： 0
地址信号12 ： 0 ，地址信号10 /自动预充电
地址信号
×4/×8/×16
组织
牧师1.42 ， 2007-09
03292006-TMTK-JFEU
6
QIMONDA [ QIMONDA AG ]
