数据表
HY[B/E]18M1G16[0/1]BF
1千兆位DDR移动-RAM
1.3
描述
在HY [B / E] 18M1G16 [ 0/1 ] BF是一个高速CMOS ，动态随机存取含1,073,741,824位的内存。这是
在内部配置为四银行DRAM 。
在HY [B / E] 18M1G16 [ 0/1 ] BF采用了双倍数据速率架构实现高速运行。在双倍数据速率
体系结构本质上是2n个预取结构，具有一个接口用于传输每时钟周期两个数据字在
在I / O的球。对于移动DDR -RAM单个读或写访问由一个单一的2n位宽，一个时钟周期数据
转印在内部DRAM芯和两个相应的n比特宽的，在所述的I / O的球的半个时钟周期的数据传输。
在HY [B / E] 18M1G16 [ 0/1 ] BF的移动应用特别设计的。它采用1.8V电源供电。动力
在自刷新模式的消费会大幅片上温度传感器（ OCTS ）降低;它可以进一步降低
通过使用可编程的部分阵列自刷新（ PASR ） 。
传统的数据保持掉电（ PD ）模式可同时作为一个非数据保持深度掉电（ DPD ）
模式。为了进一步节省功耗时钟可在空闲时段停止。
在HY [B / E] 18M1G16 [ 0/1 ] BF坐落在一座60球PG- VFBGA - 60-6封装。这是商业用（ -0 ° C至+ 70 ° C）
和扩展（ -25 ° C至+ 85° C）温度范围。
此产品提供了两个选项中的时钟使能（ CKE ）组态 - 1 CKE和2 CKE ，除了2片选
方案。该选项提供了CS和各DRAM的CKE独立控制模具，以达到低功耗要求
消费。
例如，一种可能的组合是，当1的DRAM芯片是在主动模式下，其它可以通过在待机
通过独立的CS和CKE控制独立的CS控制，还是在深度掉电模式。如图
SDRAM
最大工作电流，用于各种场景的数字编号都表现出来，其中一个管芯处于活动模式
由CS0控制;另一种是由CS1控制（ 1 CKE选项）待机模式，或通过控制掉电模式
CKE1 （ 2 CKE选项）。
在HY [B / E] 18M1G16 [ 0/1 ] BF包包含两个模具，每个模具分配一个单独的芯片选择，这是功能
等效于具有两个单独的BGA部件，用含有一个管芯的每个组件。相同的功能限制
申请并必须小心，以避免可能的总线冲突，因为两个模有相同的数据总线上。任何背到背
读或从不同的模写时的现有脉冲串操作完成后才能开始。例如，限制
涉及两个管芯的操作可以包括：
•连续的读/写突发，
•随机读/写访问，
•读取或写入截断，并
•可同时读或写两个模具上
如果是一个持续的读突发，突发终止（ BST ）命令之前，从不同的芯片的任何访问使用
发生。
双模具装置必须遵循用于上电和初始化的预定义指令序列。该操作可以是
执行对两个管芯一起或分开。
注：图中所示INT以下部分业务的所有时序图假设在同一芯片内发生的操作。
Rev.1.0 ， 2007-03
10242006-Y557-TZXW
6
QIMONDA [ QIMONDA AG ]
