FM33256B SPI伴侣W / FRAM
概观
该FM33256B器件结合了串行非易失性
具有实时时钟（RTC）和一个处理器的RAM
伴侣。同伴是一个高度集成的
外设包括一个处理器监控器，模拟
比较器，非易失性计数器，和一个串行
号。
该
FM33256B
集成
这些
下一个互补的，但不同的功能
通用的接口在单个封装中。该产品是
组织为两个逻辑设备。第一个是一个
存储器和第二个是伴随其
包括了所有的其它功能。从系统
角度来看，他们似乎是两个独立的设备
用串行总线上唯一的操作码。
内存是作为一个独立的非易失性
SPI存储器采用标准的操作码。实时
时钟和监控功能下访问
自己的操作码。时钟和监
功能是由30特殊功能的控制
寄存器。实时时钟/闹钟和一些控制寄存器
由上所述VBAK上的电源被保持
销，使他们能够从电池或备用操作
电容供电时， V
DD
低于设定
门槛。以下的各功能块进行说明。
处理器伴侣
除了非易失性RAM ，所述FM33256B
包含与报警和高度实时时钟
集成的处理器伴侣。同伴
包括低-V族
DD
复位，可编程看门狗
定时器，一个16位的非易失性事件计数器，一
比较早期电源故障检测或其他
目的，和一个64位的序列号。
处理器监控
监事提供一个主处理器两个基本
功能：检测电源故障情况
和一个看门狗定时器逃跑软件锁定
条件。该FM33256B有一个复位引脚（ / RST ） ，以
在电源故障驱动处理器复位输入，
电时，和软件锁定。这是一个漏极开路
有内部弱上拉至V输出
DD
。这
允许其他复位源是线或“D到
/ RST引脚。当V
DD
高于编程趟
点， / RST输出弱上拉至V
DD
。如果V
DD
下降到低于复位跳闸点电压电平（V
TP
),
/ RST引脚将被拉低。这将保持低位
直到V
DD
降得太低电路运行，这是
在V
RST
的水平。当V
DD
上述V再次上升
TP
,
/ RST继续推动低至少50毫秒（T
RPU
)
确保一个强大的系统复位以可靠的V
DD
的水平。
吨后
RPU
已经满足， / RST引脚将恢复
弱高状态。当/ RST有效，串行
总线活动被锁定，即使在事务
发生为V
DD
跌破V
TP
。内存
操作开始，而V
DD
高于V
TP
会
在内部完成。
下面的表1示出了如何比特VTP （1： 0）控制
低V的跳变点
DD
复位。它们位于
寄存器18H，位0和1的复位引脚将驱动
低当V
DD
是所选择的V以下时
TP
电压，并
SPI接口和F - RAM阵列将被锁定
出。图2示出了在复位操作
响应于低V
DD
.
VTP设置
2.6V
2.75V
2.9V
3.0V
VTP1
0
0
1
1
VTP0
0
1
0
1
内存操作
该FM33256B可用的内存256Kb的。
该设备使用两个字节寻址的存储器
该芯片的部分。这使得设备的软件
其独立的内存兼容的同行，
如FM25W256 。
存储器组织以字节为单位。在256Kb的内存
32768 X 8.存储器是基于F-RAM
技术。因此，它可以被视为RAM和
被读出或写入的SPI总线与速度无
延迟写操作。它也有效地提供
无限的读写次数不像其它非易失性
内存技术。 SPI协议描述
在第18页。
存储阵列可以写保护
软件。二位（ BP0 ， BP1 ）的状态寄存器
控制保护设定。根据该设置，
受保护的地址不能被写入。状态
注册&写保护进行更说明
细节20页。
表1中。
本产品符合每Ramtron公司的条款规范
标准保修。该产品已经完成了Ramtron的内部
资格测试，并达到生产状态。
修订版3.0
2012年8月
Ramtron的国际公司
1850 Ramtron的驱动器，科罗拉多斯普林斯，CO 80921
（ 800 ） 545 - FRAM ， （ 719 ） 481-7000
第28 4
RAMTRON [ RAMTRON INTERNATIONAL CORPORATION ]
