欢迎访问ic37.com |
会员登录 免费注册
发布采购

KM681000ELG-5L 参数 Datasheet PDF下载

KM681000ELG-5L图片预览
型号: KM681000ELG-5L
PDF下载: 下载PDF文件 查看货源
内容描述: 128Kx8位低功耗CMOS静态RAM [128Kx8 bit Low Power CMOS Static RAM]
分类和应用: 存储内存集成电路静态存储器光电二极管
文件页数/大小: 10 页 / 121 K
品牌: SAMSUNG [ SAMSUNG SEMICONDUCTOR ]
 浏览型号KM681000ELG-5L的Datasheet PDF文件第2页浏览型号KM681000ELG-5L的Datasheet PDF文件第3页浏览型号KM681000ELG-5L的Datasheet PDF文件第4页浏览型号KM681000ELG-5L的Datasheet PDF文件第5页浏览型号KM681000ELG-5L的Datasheet PDF文件第6页浏览型号KM681000ELG-5L的Datasheet PDF文件第7页浏览型号KM681000ELG-5L的Datasheet PDF文件第9页浏览型号KM681000ELG-5L的Datasheet PDF文件第10页  
KM681000E家庭
写周期时序波形( 3 )
( CS
2
控制)
t
WC
地址
t
AS(3)
CS
1
t
AW
CS
2
t
CW(2)
t
WP(1)
t
DW
DATA IN
数据有效
t
DH
t
CW(2)
t
WR(4)
CMOS SRAM
WE
数据输出
笔记
(写周期)
高-Z
高-Z
低CS重叠期间发生1.写
1
,高的CS
2
和低WE 。一开始写在CS中的最新过渡
1
变为低电平时,
CS
2
会很高,我们变低:写在结束CS中最早转型
1
要高, CS
2
要低,我们要高,
t
WP
从写入到写操作的开始时测得的。
2. t
CW
是从CS测量
1
变低或CS
2
变高,以写的末尾。
3. t
AS
从地址有效到写的开始测量的。
4. t
WR
从写入地址变更的端部测量的。吨
WR1
在适用的情况下写入结束的CS
1
或者我们要高t
WR2
应用的
如果一个写结束的CS
2
要低。
数据保存波形
CS
1
控制
V
CC
4.5V
t
SDR
数据保持方式
t
RDR
2.2V
V
DR
CS = V
CC
- 0.2V
CS
1
GND
CS
2
控制
V
CC
4.5V
CS
2
t
SDR
数据保持方式
t
RDR
V
DR
0.4V
GND
CS
2
≤0.2V
8
修订版1.01
1999年12月