Si530/531
表3. CLK ±输出电平与对称
参数
LVPECL输出选项
1
符号
V
O
V
OD
V
SE
测试条件
中级
摆动（DI FF ）
摆动（单端）
中级
摆动（DI FF ）
民
V
DD
– 1.42
1.1
0.5
1.125
0.32
典型值
—
最大
V
DD
– 1.25
1.9
0.93
1.275
0.50
单位
V
V
PP
V
PP
V
V
PP
—
—
1.20
0.40
LVDS输出选项
2
V
O
V
OD
CML输出选项
2
V
O
V
OD
中级
摇摆
（ DIFF ）
I
OH
= 32毫安
I
OL
= 32毫安
—
0.70
0.8× V
DD
V
DD
– 0.75
0.95
—
—
—
1
—
—
1.20
V
DD
V
V
PP
V
CMOS输出选项
3
V
OH
V
OL
—
—
—
45
0.4
350
—
55
上升/下降时间（20 /80％ ）
t
R,
t
F
LVPECL / LVDS / CML
CMOS与CL = 15 pF的
ps
ns
%
对称性（占空比）
符号
LVPECL ：
LVDS ：
CMOS ：
V
DD
- 1.3 V （差异）
1.25 V （差异）
V
DD
/2
注意事项：
1.
50
Ω
到V
DD
– 2.0 V.
2.
R
TERM
= 100
Ω
（差分） 。
3.
C
L
= 15 pF的
表4. CLK ±输出相位抖动
参数
相位抖动（ RMS ） *
适用于F
OUT
> 500兆赫
相位抖动（ RMS ） *
适用于F
OUT
125至500兆赫的
符号
测试条件
12 kHz至20 MHz的（ OC- 48 ）
50 kHz至80 MHz的（ OC -192 ）
12 kHz至20 MHz的（ OC- 48 ）
民
—
—
—
典型值
0.27
0.30
0.50
最大
—
—
—
单位
ps
ps
φ
J
φ
J
*注意：
差分模式： LVPECL / LVDS / CML 。请参考AN256了解更多信息。
表5. CLK ±输出周期抖动
参数
周期抖动*
适用于F
OUT
< 160兆赫
符号
J
每
测试条件
RMS
峰 - 峰值
民
—
—
典型值
1
5
最大
—
—
单位
ps
*注意：
任何输出模式，包括CMOS ， LVPECL ， LVDS ， CML 。 N = 1000次。
初步修订版0.4
3
SILABS [ SILICON LABORATORIES ]
