C8051F231
25 MIPS ， 8 kB的闪存， 32引脚混合信号MCU
模拟外设
两个比较器
高速8051 μC核心
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
可编程迟滞
配置为产生中断或复位
V
DD
显示器和欠压检测器
流水线指令结构;执行的指令在1或2的70％的
系统时钟
高达25 MIPS的吞吐量为25 MHz的系统时钟
扩展的中断处理程序;多达21个中断源
256字节的数据RAM
8 KB的Flash ;在系统可编程的512字节扇区（ 512字节
预留）
22 I / O端口;所有的可承受5V
硬件SPI ™和UART串行端口可同时
3个通用16位计数器/定时器
专用的看门狗定时器;双向复位
内部可编程振荡器： 2-16兆赫
外部振荡器：晶体， RC ，C或时钟
上的即时时钟源可以切换
32引脚LQFP封装（标准铅和无铅封装）
无铅封装： C8051F231 - GQ
标准包装： C8051F231
片内JTAG调试
内存
片上仿真电路提供全速，非侵入式的，在电路
仿真
支持断点，单步，观察点，检查/修改
存储器和寄存器
使用ICE芯片的卓越性能仿真系统，目标
豆荚和插座
完全符合IEEE 1149.1规范
典型工作电流：9 mA的25兆赫
典型的停止模式电流： <0.1 μA
数码外设
电源电压： 2.7〜 3.6 V
温度范围： -40 〜+ 85℃
时钟源
包
部分订购号
VDD
GND
模拟/数字
动力
端口0
LATCH
UART
定时器0
定时器1
定时器2
P
0
M
U
X
P
0
D
r
v
P0.0/TX
P0.1/RX
P0.2//INT0
P0.3//INT1
P0.4/T0
P0.5/T1
P0.6/T2
P0.7/T2EX
TCK
TMS
TDI
TDO
RST
JTAG
逻辑
硬件调试
RESET
8
0
5
1
C
o
r
e
8 KB闪存
256字节
内存
端口1
LATCH
CP0
CP0+
CP0
P
1
M
U
X
P
1
D
r
v
CP0-
CP1+
CP1
CP1
P1.0/CP0+
P1.1/CP0-
P1.2/CP0
P1.3/CP1+
P1.4/CP1-
P1.5/CP1
P1.6/SYSCLK
P1.7
VDD
MONITOR
外
振荡器
电路
国内
振荡器
CP1-
系统时钟
WDT
端口2
LATCH
SPI
XTAL1
XTAL2
SFR总线
P
2
M
U
X
P
2
D
r
v
P
3
系统时钟
P2.0/SCK
P2.1/MISO
P2.2/MOSI
P2.3/NSS
P2.4
P2.5
端口3
LATCH
D
r
v
NC
通用
版权所有©2005 Silicon Laboratories公司
5.5.2005
SILABS [ SILICON LABORATORIES ]
