C8051F330/1/2/3/4/5
17.5 。串行时钟时序
可以使用的时钟控制位被选中的串行时钟相位和极性的4种组合
SPI0配置寄存器（ SPI0CFG ） 。 CKPHA位（ SPI0CFG.5）选择两种时钟相位
（边缘用来锁存数据）。之间的高电平或低电平有效CKPOL位（ SPI0CFG.4 ）选择
时钟。主器件和从器件必须被配置为使用相同的时钟相位和极性。 SPI0
应该被禁用（通过清除SPIEN位， SPI0CN.0 ）改变时钟相位和极性。该
主模式下时钟和数据线的时序关系如图17.5 。对于从模式，时钟和
数据的关系示于图17.6和图17.7 。需要注意的是CKPHA必须同时设置为'0 '
以下两个设备之间进行通信的主机和从机SPI时： C8051F04x ，
C8051F06X ， C8051F12X ， C8051F31x ， C8051F32x和C8051F33x
SPI0时钟速率寄存器（ SPI0CKR ），如SFR定义17.3控制主模式
串行时钟频率。在从模式下运行时，此寄存器被忽略。当配置了SPI
作为一个高手，最大数据传输率（位/秒）是二分之一的系统时钟频率或12.5兆赫，
取较低。当SPI被配置为从器件时，最大数据传输率（位/秒）
全双工操作是1/10的系统时钟频率，只要主人发出SCK ， NSS（在4
线从方式）和串行输入数据同步与从器件的系统时钟。如果主
问题SCK ， NSS和串行输入数据不同步，最大数据传输率（位/秒）
必须小于1/10的系统时钟频率。在特殊情况下，主只想
将数据发送到从站，并不需要从从机接收数据（即半双工操作），则
SPI从机可以在最高数据传输速率为1/4系统时钟频率（位/秒）接收数据。
这是在假设由主器件发出的SCK，NSS和串行输入数据同步与从机
系统时钟。
SCK
（ CKPOL = 0， CKPHA = 0）的
SCK
（ CKPOL = 0， CKPHA = 1）
SCK
（ CKPOL = 1， CKPHA = 0）
SCK
（ CKPOL = 1， CKPHA = 1）
MISO / MOSI
最高位
第6位
第5位
4位
第3位
第2位
第1位
位0
NSS （必须保持高电平
在多主模式）
图17.5 。主模式数据/时钟时序
170
REV 。 1.5
SILABS [ SILICON LABORATORIES ]
