C8051F52x-53x
11.中断处理程序
在C8051F52x / F53x系列包括一个扩展的中断系统有两个可选择的优先级。该
片上外设和外部输入引脚之间的中断源分配根据不同
特定版本的设备。每个中断源都有一个或多个相应的中断标志位（S ）
在一个SFR 。当一个外设或外部源满足有效的中断条件时，相应
中断标志位被置为逻辑1 。
如果启用了源中断，当中断标志是一个中断请求
设置的。一旦当前指令执行的是完整的，CPU产生一个LCALL到prede-
地址，开始执行中断服务程序（ ISR ）的。每个ISR必须以RETI结束
指令，返回程序执行，以将已如果所执行的下一个指令
没有发生中断请求。如果未启用中断，中断标志被忽略
硬件和程序继续正常执行。 （中断标志被设置为逻辑1顾及─
少中断的使能/禁用状态。 ）
每个中断源可以被单独使能或通过使用相关的中断被禁用
启用中断使能位和扩展中断使能的SFR 。然而，中断必须先
通过将EA位（ IE.7 ）为逻辑1，每个中断之前使全球范围内启用的recog-
的发布。将EA位为逻辑0禁止所有中断的各个中断功能的来源，无论
启用设置。注意，中断时的EA位被设置为逻辑0，这会发生在一个未决举行
状态，并且将不会被提供服务，直到EA位被设置回逻辑1 。
有些中断标志由硬件自动清零当CPU进入ISR 。
然而，大多数不是由硬件自动清除，必须通过软件在返回前被清除
ISR 。如果中断标志仍然是CPU后设置完成后返回，从中断（ RETI ）
指令，一个新的中断请求，将立即产生后，CPU将重新进入ISR
在完成下一条指令。
11.1 。 MCU中断源和载体
MCU支持15个中断源。软件可以通过设置任何中断pend-模拟一个中断
荷兰国际集团标志为逻辑1。如果启用了中断标志，中断请求将产生与CPU
将转向与该中断标志对应的ISR地址。单片机的中断源， associ-
ated向量地址，优先级顺序，并且控制位被总结在表11.1 92.参见页上的
对于有效的接口与一个特定的片上外设的信息，相关的数据表款
中断条件外设及其中断标志位（ S）的行为。
11.2 。中断优先级
每个中断源可以被独立地编程为两个优先级中的一个：低或高。一个低优先级
的中断服务程序可以被高优先级的中断所中断。高优先级的中断不能
抢占。每个中断在SFR相关的中断优先级位（ IP或EIP1 ）用于配置
它的优先级。低优先级是默认的。如果两个中断同时发生时，中断与
较高优先级首先响应。如果这两个中断的优先级相同，固定的优先级顺序是
用于仲裁，表11.1中给出。
11.3 。中断延迟
中断响应时间取决于CPU的状态，当中断发生。挂起中断
采样和优先级译码每个系统时钟周期。因此，最快的响应时间为7
系统时钟周期： 1个时钟周期检测中断， 1个时钟周期执行一条指令，并
5个时钟周期来完成LCALL到ISR 。如果在执行RETI时，中断挂起，一个赎罪
执行GLE指令的LCALL会向中断服务程序之前。因此，马克西
妈妈响应时间中断（在没有其它中断正被服务或新中断
当CPU正在执行RETI指令，然后利用一个DIV作为下具有较高优先级）发生
修订版0.3
91
SILABS [ SILICON LABORATORIES ]
