C8051F52x-53x
14.端口输入/输出
数字和模拟资源可以通过最多16个I / O引脚。端口引脚被组织为两个或一个
字节宽的端口。每个端口的引脚可以定义为通用I / O （ GPIO ）或模拟输入/输出
放;端口引脚P0.0 - P1.7可以被分配给内部数字资源中的一个，如图14.3 。
设计者完全控制数字功能的分配，只有phys-数的限制
iCal的I / O引脚。这种资源分配的灵活性是通过使用优先权交叉开关来实现
解码器。需要注意的是端口I / O引脚的状态总是可以被读取锁存相应的端口，顾及─
交叉开关的设置。
交叉开关分配所选择的内部数字资源的基础上的周优先的I / O引脚
为了优先权译码表（图14.3和图14.4 ） 。寄存器XBR0和XBR1 ，在SFR定义
端口I / O的P0为5.25 V电压超过V的工作范围
REGIN
CUIT 。端口I / O单元可以被配置为推挽或开漏输出的端口输出方式寄存器
（ PnMDOUT中设置，其中n = 0,1） 。完整的电气规格为端口I / O都在表14.1给出上
P0MASK ， P0MATCH
P1MASK ， P1MATCH
注册
XBR0 ， XBR1 ，
PnSKIP寄存器
HIGHEST
优先
UART
SPI
（内部数字信号）
LIN
CP0
输出
系统时钟
PCA
T0, T1
7
2
2
4
优先
解码器
PnMDOUT中设置，
应将PnMDIN寄存器
8
2
P0
I / O
细胞
P0.0
P0.7
数字
交叉开关
2
最低的
优先
8
P1
I / O
细胞
P1.0
P1.7
（端口锁存器）
8
P0
(P0.0-P0.7)
8
P1
(P1.0-P1.7*)
P1.0-1.7和P0.7
可在C8051F53x
零件
图14.1 。端口I / O功能框图
修订版0.3
117
SILABS [ SILICON LABORATORIES ]
