C8051F52x-53x
1.5.
可编程比较器
C8051F52x / F53x器件包含一个软件配置的电压比较器的输入多路复用器。
比较器提供可编程的响应时间和迟滞和输出,可选可用
能够在端口引脚:一个同步“锁存”输出( CP0 ) 。可能会产生比较器中断
在上升沿,下降沿或两个边沿。当处于空闲或暂停模式,这些中断可以被用作一个
“唤醒”源处理器。比较器还可以被配置为复位源。块
比较器的示意图示于图1.6中。
VDD
打断
逻辑
多路复用器
I / O端口
引脚
+
D
SET
Q
Q
D
SET
Q
Q
-
GND
RESET
决策
树
CP0
(同步输出)
CLR
CLR
(同步器)
CP0A
(异步输出)
图1.6 。比较器框图
1.6.
稳压器
C8051F52x / F53x器件包括一个片上低压差稳压器( REG0 ) 。输入到REG0在
在V
REGIN
销可高达5.25 V的输出可以通过软件进行选择,以2.1或2.6伏。当
启用后,对权力REG0设备的输出,并驱动V
DD
引脚。电压调节器可用于
供电连接到V的外部设备
DD
.
1.7.
串行端口
在C8051F52x / F53x系列包括全双工UART,具有增强波特率配置,以及
增强型SPI接口。每种串行总线都完全用硬件实现,都能
使用CIP- 51产生中断,因此需要很少的CPU干预。
26
修订版0.3