C8051T600/1/2/3/4/5/6
22.端口输入/输出
数字和模拟资源可以通过8个I / O引脚上的C8051T600 / 1/2/ 3/4/ 5或6的I / O
在C8051T606引脚。端口引脚P0.0 - P0.7可以被定义为通用I / O （ GPIO ） ，分配给
内部数字资源中的一个，或者分配给一个模拟功能，如图22.1 。端口引脚
P0.7与C2接口数据信号（ C2D ）共享。设计者完全控制哪些
功能分配，仅通过物理I / O引脚数目的限制。这种资源分配的灵活性
通过使用优先权交叉开关译码器实现的。需要注意的是端口I / O引脚的状态总是
读入P0口锁存器，无论横梁的设置。
交叉开关分配选择的内部数字资源，基于优先级解码器的I / O引脚
所有端口I / O都耐5V电压（参见图22.2的端口单元电路） 。端口I / O单元被配置
为推挽或开漏在端口输出方式寄存器（ P0MDOUT ） 。完整的电气
规格端口I / O给出第“ 8 。第30页上的电气特性“ 。
XBR0 ， XBR1 ，
XBR2寄存器
P0MDOUT,
P0MDIN寄存器
优先
解码器
HIGHEST
优先
UART
SMBUS
（内部数字信号）
CP0
输出
系统时钟
PCA
T0, T1
4
2
8
最低的
优先
端口锁存器
P0
(P0.0-P0.7)
2
2
2
8
P0
I / O
细胞
P0.3
P0.4
P0.5
P0.6
（ “ T600 / 1/2 /3/4 / 5只）
P0.7
P0.0
（ “ T600 / 1/2 /3/4 / 5只）
P0.1
数字
交叉开关
P0.2
为了模拟外设
（ ADC0 ， CP0 ， VREF ， EXTCLK ）
图22.1 。端口I / O功能框图
106
修订版1.2
SILABS [ SILICON LABORATORIES ]
