C8051T600/1/2/3/4/5/6
17.1 。 MCU中断源和载体
该C8051T600 / 1/2/ 3/4/ 5/6的MCU支持12个中断源。软件可以通过设置模拟中断
婷中断等待如果启用了标志中断标志位为逻辑1 ，中断请求将
产生，CPU将转向与该中断标志对应的ISR地址。 MCU
中断源，对应的向量地址，优先次序和控制位被概括在
关于有效中断条件外设及其中断标志位（ S）的行为。
17.1.1 。中断优先级
每个中断源可以被独立地编程为两个优先级中的一个：低或高。一个低优先级
的中断服务程序可以被高优先级的中断所中断。高优先级的中断不能
抢占。每个中断在SFR相关的中断优先级位（ IP或EIP1 ）用于配置
它的优先级。低优先级是默认的。如果两个中断同时发生时，中断与
较高优先级首先响应。如果这两个中断的优先级相同，固定的优先级顺序是
用于仲裁，在表17.1给出。
17.1.2 。中断延迟
中断响应时间取决于CPU的状态，当中断发生。挂起中断
采样和优先级译码每个系统时钟周期。因此，最快的响应时间为5
系统时钟周期： 1个时钟周期用于检测中断，4个时钟周期来完成LCALL到
ISR 。如果在执行RETI时，中断挂起，一个指令一个LCALL之前执行
由以中断服务程序。因此，该最大响应时间中断（当没有
其他中断正被服务或新中断具有较高优先级）是发生在CPU为
执行RETI指令，后跟一个DIV作为下一条指令。在这种情况下，响应时间是
18个系统时钟周期： 1个时钟周期检测中断， 5个时钟周期执行RETI ， 8个时钟
周期完成DIV指令， 4个时钟周期执行LCALL到ISR 。如果CPU是
执行中断服务程序具有相同或更高优先级的中断，新的中断将不会提供服务，直到
当前ISR完成，包括RETI和下一条指令。
修订版1.2
81
SILABS [ SILICON LABORATORIES ]
