Si1010/1/2/3/4/5
VDD_MCU / DC +
VBAT
*在Si1010 / 1/2/ 3器件，
VBAT是内部
连接到VDD_MCU 。
逻辑Px.x
逻辑Px.x
比较器0
+
-
C0RSEF
供应
MONITOR
+
-
启用
电源
RESET
（线或）
'0'
RST
smaRTClock的
RTC0RE
MISSING
时钟
探测器
（单
拍）
EN
RESET
漏斗
PCA
WDT
（软件复位）
SWRSF
EN
系统
时钟
MCD
启用
CIP-51
微控制器
CORE
扩展中断
处理器
WDT
启用
非法闪光
手术
系统复位
电源管理
块（ PMU0 ）
RESET
系统复位
上电复位
图18.1 。复位源
18.1 。上电（ VBAT电源监视器）复位
在上电期间，该器件保持在复位状态， RST引脚被拉低，直到V
BAT
上述结算
V
POR
。该装置复位解除前发生的额外延迟;的延时随着
V
BAT
斜坡上升时间（V
BAT
上升时间被定义为有多快V
BAT
坡道从0 V到V
POR
).
DD
监控复位时序。对于有效的上升时间（小于3毫秒） ，在
上电复位延迟（T
PORDELAY
）通常为3毫秒（Ⅴ
BAT
= 0.9 V）中， 7毫秒（Ⅴ
BAT
= 1.8 V）或15毫秒（Ⅴ
BAT
=
3.6 V).
注意：
最大V
DD
斜坡时间是3毫秒;慢上升时间可能会导致器件从复位释放
前V
BAT
到达V
POR
的水平。
从上电复位时， PORSF标志（ RSTSRC.1 ）被硬件设置为逻辑1。当PORSF是
设置，所有的RSTSRC寄存器中的其它复位标志都是不确定的（ PORSF被任何其它清除
复位） 。由于所有的复位都导致程序执行开始在同一位置（ 0×0000 ） ，软件可以
读PORSF标志来确定是否上电是复位的原因。内部数据的内容
内存应该承担后上电复位是不确定的。
VBAT电源监控器可以通过写“1”到MONDIS （ PMU0MD.5 ）位被禁用，以节省电力。
当VBAT电源监控器被禁用，所有复位源将触发一个完整的上电复位，并重新启用
VBAT电源监视器。
注意：
Si1010 / 1/2/ 3的VBAT的信号在内部连接到VDD_MCU 。
186
1.0版
SILABS [ SILICON LABORATORIES ]
