Si102x/3x
8. CIP- 51微控制器
MCU系统控制器的内核是CIP -51微控制器。在CIP - 51与完全兼容
MCS- 51 ™指令集;标准803X / 805x的汇编器和编译器，可用于开发软
洁具。该系列MCU具有所有外设的一个超集包含一个标准的8051的CIP -51
还包括片上调试硬件（详见第35章），和接口直接与模拟
记录和数字子系统，在一个单一的英特一个完整的数据采集或控制系统解决方案
碎电路。
在CIP - 51微控制器内核的标准8051的组织和外设，以及
额外的自定义外设和功能，大大增强它的能力（见图8.1的原理框图） 。
在CIP -51具有下列特点：
- 完全兼容MCS- 51指令
SET
- 25 MIPS峰值吞吐量为25兆赫
时钟
- 0 〜25 MHz的时钟频率
-
-
-
-
-
扩展的中断处理程序
复位输入
电源管理模式
片上调试逻辑
程序和数据存储安全
性能
在CIP - 51采用流水线结构，大大提高了指令执行速度比标
准8051架构。在一个标准的8051中，除MUL和DIV以外所有指令都需要12或24个系统
时钟周期执行，通常为12 MHz ，最大系统时钟。相比之下， CIP -51
核心执行其在一个或两个系统时钟周期的指令70 ％ ，没有说明采取更多
超过8个系统时钟周期。
数据总线
D8
D8
D8
D8
D8
累加器
B注册
堆栈指针
数据总线
TMP1
TMP2
PSW
ALU
D8
D8
SRAM
地址
注册
D8
SRAM
数据总线
SFR_ADDRESS
卜FF器
D8
数据指针
D8
D8
SFR
公共汽车
接口
SFR_CONTROL
SFR_WRITE_DATA
SFR_READ_DATA
PC增量
数据总线
程序计数器（PC）的
D8
MEM_ADDRESS
MEM_CONTROL
PRGM 。地址寄存器内。
A16
内存
接口
MEM_WRITE_DATA
MEM_READ_DATA
管道
RESET
时钟
停止
空闲
功率控制
注册
D8
D8
控制
逻辑
打断
接口
SYSTEM_IRQs
EMULATION_IRQ
D8
图8.1 。 CIP -51结构图
修订版0.3
D8
115
SILABS [ SILICON LABORATORIES ]
