Si102x/3x
17.3 。中断优先级
每个中断源可以被独立地编程为两个优先级中的一个：低或高。一个低优先级
的中断服务程序可以被高优先级的中断所中断。高优先级的中断不能
抢占。如果一个高优先级中断抢占低优先级中断时，低优先级中断将完成
之后，高优先级的中断执行完成。每个中断在一个相关的中断优先级位
在中断优先级和扩展级中断优先级寄存器来配置其优先级。低优先
ority是默认的。
如果两个中断同时发生，具有高优先级的中断先行服务。如果两个
中断具有相同的优先级，一个固定的优先级顺序来进行仲裁。请参阅表17.1对
中断产生。
17.4 。中断延迟
中断响应时间取决于CPU的状态，当中断发生。挂起中断
采样和优先级译码每个系统时钟周期。因此，最快的响应时间为7
系统时钟周期： 1个时钟周期检测中断， 1个时钟周期执行一条指令，并
5个时钟周期来完成LCALL到ISR 。如果在执行RETI时，中断挂起，一个赎罪
执行GLE指令的LCALL会向中断服务程序之前。因此，马克西
妈妈响应时间中断（在没有其它中断正被服务或新中断
当CPU正在执行RETI指令，然后利用一个DIV作为下具有较高优先级）发生
指令。在这种情况下，响应时间为19个系统时钟周期：1个时钟周期用于检测中断，
5个时钟周期执行RETI ， 8个时钟周期完成DIV指令， 5个时钟周期
执行LCALL到ISR 。如果CPU正在执行一个中断服务程序为具有相同或更高优先级的中断，
新的中断将不会提供服务，直到当前ISR完成，包括RETI和下一
指令。
修订版0.3
239
SILABS [ SILICON LABORATORIES ]
