Si102x/3x
27.1 。操作端口I / O模式
端口引脚P0.0 - P6.7使用的端口，如图27.2所示的I / O单元。电源引脚P1.4 - P2.3是VIORF
和所有其他的GPIO的供应VIO 。每个端口I / O单元可以通过软件进行模拟配置的I / O或
数字I / O使用应将PnMDIN寄存器。 P7.0只能用于数字functtons且与共享
C2D信号。复位时，所有的端口I / O单元默认为弱上拉一个数字高阻抗状态启用。
27.1.1 。端口引脚配置为模拟I / O
任何引脚用作比较器或ADC输入，外部振荡器输入/输出，或AGND ， VREF或电流
租金参考输出应为模拟I配置/ O（ PnMDIN.n = 0 ） 。当一个引脚被配置为
模拟I / O，其弱上拉和数字接收器都被禁止。在大多数情况下，软件也应该禁用
的数字输出驱动器。配置为模拟端口引脚I / O总是读回0值，而不管
引脚上的实际电压。
引脚配置为模拟I / O节省了电力和隔离数字干扰的端口引脚。端口引脚
配置为数字输入仍然可以使用通过模拟外围设备;然而，这种做法是不推荐
修补，而且可能导致测量误差。
27.1.2 。端口引脚配置为数字I / O
要使用数字外设（ UART ， SPI ， SMBus等） ，外部数字事件捕捉功能的任何引脚
系统蒸发散，或作为GPIO应配置为数字I / O（ PnMDIN.n = 1 ） 。对于数字I / O引脚，两个输出1
模式（推挽或漏极开路）必须使用PnMDOUT寄存器来选择。
推挽输出（ PnMDOUT.n = 1）的驱动端口焊盘到电源或GND导轨基于输出逻辑
端口引脚的值。开漏输出具有高侧驱动器禁用;因此，他们只开了
口垫至GND时，输出逻辑值是0，成为高阻抗输入（高和低
司机关闭）时，输出逻辑值是1 。
当一个数字I / O单元被放置在高阻抗状态下，弱上拉晶体管将端口引脚拉至
电源电压，以确保所述数字输入是在确定的逻辑状态。弱上拉被禁止时，
在I / O单元被驱动到GND ，以最大限度地降低功耗，可以通过将在全球范围内禁止
WEAKPUD到1.用户必须确保数字I / O总是在内部或外部上拉或驱动到
一个有效的逻辑状态。端口引脚配置为数字I / O总是读回端口引脚的逻辑状态，
不管端口引脚的输出逻辑值。
WEAKPUD
（弱上拉禁用）
PnMDOUT.x
（ 1推挽）
（ 0为漏极开路）
XBARE
（ CROSSBAR
启用）
Pn.x - 输出
逻辑值
（端口锁存器或
交叉开关）
PnMDIN.x
（ 1数字）
（0为模拟）
到/从模拟
外设
Pn.x - 输入逻辑值
（ 0读取时，引脚配置为模拟I / O）
GND
供应
供应
（弱）
PORT
PAD
图27.2 。端口I / O单元结构图
修订版0.3
359
SILABS [ SILICON LABORATORIES ]
