Si3233
5.引脚说明: Si3233
TEST2
PCLK
INT
CS
SCLK
SDI
SDO
NC
FSYNC
RESET
SDCH
SDCL
V
DDA1
IREF
CAPP
QGND
资本资产定价模型
STIPDC
SRINGDC
1 38 37 36 35 34 33 32 31
2
3
4
5
6
7
8
9
10
11
30
29
28
27
26
25
24
23
22
21
12 13 14 15 16 17 18 19 20
SDITHRU
DCDRV
DCFF
TEST1
GNDD
VDDD
ITIPN
ITIPP
V
DDA2
IRINGP
IRINGN
IGMP
针#
35
名字
CS
片选。
低电平有效。当处于非活动状态, SCLK和SDI被忽略, SDO为高阻态。当
活跃,串口是否正常工作。
中断。
可屏蔽中断输出。开漏输出线或操作。
PCM总线时钟。
时钟输入。
测试。
启用测试模式为Silicon Labs公司内部测试。该引脚应始终连接到
地面正常运行。
36
37
38
INT
PCLK
TEST2
1
2
3
4
5
6
7
NC
FSYNC
RESET
SDCH
SDCL
VDDA1
IREF
无连接。
帧同步。
8kHz的帧同步信号进行PCM总线。可长可短脉冲的形式。
复位。
低电平有效输入。硬件复位用于将所有控制寄存器的默认状态。
DC监视器。
的DC-DC转换器监控输入用来检测过电流的情况下,在转换器。
DC监视器。
的DC-DC转换器监控输入用来检测过电流的情况下,在转换器。
模拟电源电压。
模拟电源内部模拟电路。
目前的参考。
连接到用来提供一个高准确度的参考电流的外部电阻。
初步修订版0.5
STIPE
SVBAT
SRINGE
STIPAC
SRINGAC
IGMN
GNDA
描述
91