S I 5 1 0 / 5 11
C
ř YS TA L
O
SCILLATOR
（XO） 100的kH
Z
特点
TO
250 MH
Z
支持从任何频率
100 kHz至250 MHz的
低抖动运行
2到4周的交付时间
总的稳定性，包括10年
老化
全面的生产测试
范围包括晶体ESR和
DLD
片上LDO稳压电源
电源噪声滤波器
3.3 ， 2.5 ，或1.8 V工作电压
差分（ LVPECL ， LVDS ，
HCSL ）或CMOS输出选项
可选的集成1 ： 2的CMOS
扇出缓冲器
在OE欠幅脉冲抑制和
电源
业界标准的5 ×7和
3.2 ×5mm的包
无铅，符合RoHS标准
–40
85
o
C温度范围
Si5602
应用
SONET / SDH / OTN
千兆以太网
光纤通道/ SAS / SATA
PCI Express的
订货信息：
参见第14页。
3G-SDI/HD-SDI/SDI
电信
交换机/路由器
FPGA / ASIC时钟发生器
引脚分配：
参见第12页。
描述
该Si510 / 511 XO采用Silicon Laboratories的DSPLL先进技术
提供任何频率从100kHz到250兆赫。不同于传统的XO
在需要为每个输出频率不同的晶体，该Si510 / 511
使用一个固定的晶体和Silicon Labs的专利DSPLL合成器
产生过这个范围内的任何频率。该IC为基础的方法可以让
晶体谐振器提供增强的可靠性，提高了机械
鲁棒性，以及优异的稳定性。此外，该解决方案提供了优越的
电源噪声抑制，从而简化了低抖动时钟发生器在嘈杂
环境。水晶ESR和DLD是单独生产，测试，
保证性能，提高可靠性。该Si510 / 511出厂
可配置为各种各样的用户规格，包括频率，
供电电压，输出格式，输出使极性和稳定性。具体
配置是工厂编程的发货时间，消除了长
导致自定义相关的时间和非经常性工程费
频率的振荡器。
OE
1
4
V
DD
GND
2
3
CLK
Si510 （ CMOS）的
NC
OE
GND
1
2
3
6
5
4
V
DD
CLK “
CLK +
功能框图
V
DD
OE
Si510(LVDS/LVPECL/HCSL/
双CMOS ）
OE
OE
1
1
2
2
3
3
6
6
5
5
4
4
V
DD
V
DD
CLK “
CLK “
CLK +
CLK +
低噪声稳压器
固定
频率
振荡器
任何频率
0.1至250 MHz的
DSPLL
®
合成
CLK +
CLK “
NC
NC
GND
GND
GND
Si511(LVDS/LVPECL/HCSL/
双CMOS ）
修订版1.1 1/13
版权所有© 2013年Silicon Laboratories公司
Si510/511
SILABS [ SILICON LABORATORIES ]
