Si5317
表2 DC特性（续）
(V
DD
= 1.8 ±5％， 2.5 ±10％ ，或3.3伏±10％ ，T
A
= -40〜 85 ℃）下
参数
差分输入
电压摆幅
符号
V
ID
测试条件
f
CKIN
< 212.5兆赫
参见图2 。
f
CKIN
> 212.5兆赫
参见图2 。
民
0.2
0.25
典型值
—
—
最大
—
—
单位
V
PP
V
PP
CKOUT输出时钟
1
共模
差分输出摆幅
单端输出摆幅
差分输出电压
共模
输出电压
迪FF erential
输出电压
V
OCM
V
OD
V
SE
CKO
VD
CKO
VCM
CKO
VD
LVPECL 100
负载
线对线
LVPECL 100
负载
线对线
LVPECL 100
负载
线对线
CML 100
负载
线对线
CML 100
负载
线对线
LVDS 100
负载
线对线
低摆幅LVDS 100
负载
线对线
共模
输出电压
输出短路到GND
CKO
VCM
CKO
ISC
LVDS 100
负载
线对线
V
DD
= 3.63 V
CML ， LVDS ， LVPECL
V
DD
= 1.89 V
CML ， LVDS
V
DD
= 3.63 V
CMOS
V
DD
= 1.89 V
CMOS
关闭
V
DD
–
1.42
1.1
0.5
350
—
500
350
1.125
—
—
—
—
—
—
—
—
425
V
DD
–
0.36
700
425
1.2
80
45
165
65
0.1
V
DD
–
1.25
1.9
0.93
500
—
900
500
1.275
90
50
175
70
0.2
V
V
PP
V
PP
mV
PP
V
mV
PP
mV
PP
V
mA
mA
mA
mA
µA
注意事项：
1.
LVPECL输出需要VDD > 2.25 V.
2.
这是泄漏的3L的输入可以从外部驱动容忍量。参见图3第9页上的大多数
设计中，一个外部电阻分压器被推荐。
3.
没有过冲或下冲。
初步修订版0.15
5
SILABS [ SILICON LABORATORIES ]
