Si5317
P
ř Ë L I M I N A RŸ
D
助教
S
ħ ê （E T）
P
I N
- C
ONTR OLLED
1-710 MH
Z
J
I T T E ř
C
精益ING
C
LOCK
特点
任何提供抖动衰减
频率
一个时钟输入/双输出时钟
输入/输出频率范围：
1-710 MHz的
超低抖动： 300 fs的
（ 12 kHz至20 MHz）的典型
简单的引脚控制接口
可选择的环路带宽的抖动
衰减： 60 Hz至8.4 kHz的
可选的输出时钟信号
格式： LVPECL ， LVDS ， CML或
CMOS
单电源： 1.8 ， 2.5或3.3 V
新浪在VCO冻结/ LOL
失锁和报警信号丢失
片上的高电压调整器
PSRR
小尺寸： 6 ×6毫米， 36 -QFN
宽温度范围： -40〜
+85 ºC
应用
订货信息：
数据转换器时钟
无线基础设施
网络， SONET / SDH
交换机和路由器
医疗器械
测试与测量
请参见第43页。
描述
该Si5317是一个灵活的1：高性能应用1抖动清洗时钟
要求无时钟乘法抖动衰减。该Si5317接受
单个时钟输入范围从1到710兆赫，并产生两个低抖动时钟
在相同的频率的输出。时钟频率范围和环路带宽是
从简单的查表可选择。该Si5317是基于硅
实验室的第三代DSPLL
®
技术，提供抖动衰减
在一个高度集成的PLL的解决方案，无需任何频率
外部VCXO和环路滤波器元件。所述的DSPLL环路带宽是用户
可选，提供抖动性能优化在应用程序级别。
引脚分配
CKOUT1–
CKOUT2+
CKOUT2-
SFOUT0
CKOUT1+
27 FRQSEL3
26 FRQSEL2
25 FRQSEL1
24 FRQSEL0
23 BWSEL1
22 BWSEL0
21 NC
12月20日
19 INC。
10 11 12 13 14 15 16 17 18
CKIN +
VDD
NC
NC
CKIN-
RATE0
DBL2_BY
RATE1
大声笑
SFOUT1
VDD
36 35 34 33 32 31 30 29 28
RST 1
FRQTBL 2
LOS 3
NC 4
VDD 5
XA 6
XB
7
NC
GND
PAD
功能框图
XTAL /时钟
GND 8
NC 9
时钟OUT1
CLOCK IN
DSPLL
®
信号格式[ 1 ： 0 ]
时钟OUT2
状态/控制
高
PSRR
调节器
VDD（ 1.8V，2.5V ， 3.3V）
GND
频率表
频率选择[ 3：0]
带宽选择[ 1：0]
相位偏差INC / DEC
锁定丢失
信号丢失
XTAL /时钟速率[ 1 ： 0 ]
初步牧师0.15 4/10
版权所有© 2010 Silicon Laboratories公司
GND
Si5317
此信息适用于正在研发的产品。其特点和规格如有变更，恕不另行通知。
SILABS [ SILICON LABORATORIES ]
