Si533
R
EVISION
D
D
ü A L
F
ř Ë Q ü简ç ÿ
C
RŸ的TA L
O
S·C I L L A T O服务ř
（XO）
（ 10 M·H
ž T O服务
1.4克ħ
Z
)
特点
适用于任何速率输出
从10兆赫至945兆赫的频率
并选择频率为1.4 GHz的
2可选输出频率
第三代DSPLL
®
具有超强的
抖动性能
3倍优于频率稳定度
基于SAW的振荡器
1脚输出使能（ OE ）
内部固定晶振频率
确保高可靠性和低
老化
可用CMOS ， LVPECL ，
LVDS和CML输出
3.3 ， 2.5 ，和1.8 V电源选项
行业标准的5× 7毫米
封装和引脚排列，
无铅/符合RoHS标准
Si5602
应用
SONET / SDH的
联网
SD / HD视频
时钟和数据恢复
FPGA / ASIC时钟发生器
订货信息：
见第7页。
描述
该Si533双频XO采用Silicon Laboratories的高级
DSPLL
®
电路，用以提供一个低抖动时钟在高频率。该Si533
可在任一速率输出频率为10至945兆赫和选择
频率为1400兆赫。不同于传统的XO ，在不同的晶体
需要对每一个输出频率， Si533使用一个固定的晶向
提供宽范围的输出频率。该IC为基础的方法可以让
晶体谐振器，提供卓越的频率稳定性和可靠性。
此外， DSPLL时钟合成提供优越的电源噪声抑制，
简化了产生在嘈杂环境中的低抖动时钟的任务
通常在通信系统中。该Si533 IC基于XO是工厂
可配置为各种用户规范包括频率，
供电电压，输出格式和温度稳定性。具体
配置是厂家在出厂时编程，从而
消除了与定制振荡器相关的交货时间长。
引脚分配：
请参见第6页。
（ TOP VIEW ）
OE
FS
GND
1
2
3
6
5
4
V
DD
CLK “
CLK +
LVDS / LVPECL / CML
功能框图
V
DD
CLK- CLK +
OE
FS
1
2
3
CMOS
6
5
4
V
DD
NC
CLK +
固定
频率
XO
任意速率
10-1400兆赫
DSPLL ™
时钟
合成
GND
OE
FS
GND
修订版1.1 6/07
版权所有©2007 Silicon Laboratories公司
Si533
SILABS [ SILICON LABORATORIES ]
