Si5338
表6.输入和输出时钟特性（续）
(V
DD
= 1.8 V -5％〜 + 10 ％ ， 2.5 V± 10 ％ ，或3.3 V± 10 ％ ，T
A
= -40〜 85 ℃）下
参数
符号
测试条件
民
典型值
最大
单位
输出时钟（单端）
CMOS
频率
CMOS 20％-80％
上升/下降时间
CMOS 20％-80％
上升/下降时间
CMOS输出电阻
tance
SSTL输出
阻力
HSTL输出
阻力
CMOS输出电压
V
OH
V
OL
V
OH
V
OL
SSTL输出电压
V
OH
V
OL
V
OH
V
OL
HSTL输出电压
占空比
V
OH
V
OL
DC
4毫安负荷
4毫安负荷
SSTL - 3 VDDOx = 2.97
至3.63 V
SSTL - 2 VDDOx = 2.25
到2.75V
SSTL - 18 VDDOx = 1.71
至1.98 V
VDDO = 1.4〜 1.6 V
—
45
—
—
0.5xVDDO -0.3
55
V
%
0.45xVDDO+0.41
—
0.5xVDDO+0.41
—
0.5xVDDO+0.34
—
0.5xVDDO+0.3
f
OUT
t
R
/t
F
t
R
/t
F
SSTL ， HSTL
2 pF负载
15 pF负载
0.16
0.16
—
—
—
—
—
VDDO - 0.3
—
—
0.45
—
50
50
50
—
—
—
—
—
—
—
—
—
0.5xVDDO–0.34
—
0.3
—
0.45xVDDO–0.41
—
0.5xVDDO–0.41
200
350
0.85
1.7
—
—
—
兆赫
兆赫
ns
ns
V
V
V
V
V
V
V
V
V
注意事项：
1.
为了获得最佳的抖动性能，不断引脚1,2,5,6的速度比0.3 V / ns的输入转换率
2.
未在PLL旁路模式。
3.
为了获得最佳的抖动性能，保持输入单端的转换速率引脚3或4的速度比1 V / ns的
4.
只有两个以上的350兆赫频率的唯一可同时输出， FVCO / 4和FVCO / 6 。
5.
包括内部串联22的效果
电阻器。
修订版0.6
9
SILABS [ SILICON LABORATORIES ]
