Si534
P
ř Ë L I M I N A RŸ
D
助教
S
ħ ê （E T）
C
RŸ的TA L
O
S·C I L L A T O服务ř
（XO）
（ 10 M·H
ž T O服务
1.4克ħ
Z
)
特点
适用于任何速率输出
从10兆赫至945兆赫的频率
并选择频率为1.4 GHz的
四个可选输出频率
第三代DSPLL
®
具有超强的
抖动性能
3倍优于频率稳定度
基于SAW的振荡器
内部固定晶振频率
确保高可靠性和低
老化
可用CMOS ， LVPECL ，
LVDS和CML输出
3.3 ， 2.5 ，和1.8 V电源选项
行业标准的5× 7毫米
封装和引脚排列，
无铅/符合RoHS标准
Si5602
订货信息：
请参见第6页。
应用
SONET / SDH的
联网
SD / HD视频
时钟和数据恢复
FPGA / ASIC时钟发生器
引脚分配：
请参见第5页。
（ TOP VIEW ）
FS[1]
7
NC
OE
GND
1
2
3
8
FS[0]
6
5
4
V
DD
描述
该Si534四频XO采用Silicon Laboratories的高级
DSPLL
®
电路，用以提供一个低抖动时钟在高频率。该Si534
可在任一速率输出频率为10至945兆赫和选择
频率为1400兆赫。不同于传统的XO ，其中不同的晶体
需要对每一个输出频率， Si534使用一个固定的晶向
提供宽范围的输出频率。该IC为基础的方法可以让
晶体谐振器，提供卓越的频率稳定性和可靠性。
此外， DSPLL时钟合成提供优越的电源噪声抑制，
简化了产生在嘈杂环境中的低抖动时钟的任务
通常在通信系统中。该Si534 IC为基础的XO出厂
可配置为各种用户规范包括频率，
供电电压，输出格式和温度稳定性。具体
配置是厂家在出厂时编程，从而
消除了与定制振荡器相关的交货时间长。
CLK “
CLK +
（ LVDS / LVPECL / CML ）
FS[1]
7
NC
OE
GND
1
2
3
8
FS[0]
6
5
4
V
DD
功能框图
V
DD
CLK- CLK +
NC
CLK
FS[1]
固定
频率
XO
任意速率
10-1400兆赫
DSPLL
®
时钟
合成
FS[0]
（ CMOS）的
OE
GND
初步版本0.4 5/06
版权所有© 2006年由Silicon Laboratories公司
Si534
此信息适用于正在研发的产品。其特点和规格如有变更，恕不另行通知。
SILABS [ SILICON LABORATORIES ]
