Si8430/31/35
2.4 。布局建议
为了确保最终用户应用程序的安全性，高压电路（即电路与>30 V
AC
）必须在物理上
从安全特低电压电路分开（ SELV是<30 V的电路
AC
）由一个一定的距离
（漏电/间隙） 。如果一个组件，诸如数字隔离器，横跨该隔离屏障，它必须满足那些
爬电距离/间隙要求，也提供了足够大的高压击穿保护等级
（通常被称作工作电压保护）。表6第15页和表7页15细节
工作电压以及Si84xx的爬电距离/清关能力。这些表还详细成分
标准（ UL1577 ， IEC60747 ， CSA 5A） ，这是欣然接受由认证机构提供证明
端系统的规格要求。参阅端系统规范（ 61010-1 ， 60950-1等）
开始使用数字隔离器的任何设计之前要求。
以下各节详细说明建议的旁路和去耦所需的组件，以确保强劲
使用Si84xx数字隔离器系统的整体性能和可靠性。
2.4.1 。电源旁路
数字集成电路元件一般需要0.1 μF （ 100 nF的）旁路电容的电使用时
安静的环境。然而，数字隔离器通常用于在危险环境中使用过量
嘈杂的电源。为了抵消这些苛刻的条件，建议额外的1 μF旁路
电容器可以在封装的两侧VDD和GND之间加入。该电容应为
关闭尽可能到封装，以减少杂散电感。如果系统是噪音过大，这是
建议设计人员添加50〜100
电阻器串联在VDD电源电压源和50至
300
串联在数字输入/输出电阻（参见图8） 。有关详细信息，请参阅"3.勘误与设计
所有部件的上游或隔离器的下游，应正确地去耦为好。如果这些组件
不正确地去耦，其电源噪声可耦合到隔离器的输入和输出，从而可能导致
如果损害超过尖峰隔离器的最大额定值（ 6 V ） 。在这种情况下， 50〜300
电阻保护
隔离器的输入/输出（注意，如果绝对最大额定值是可能会发生永久性器件损坏
超标） 。功能操作应仅限于表1中规定的条件， “推荐
2.4.2 。引脚连接
无连接引脚没有内部连接。他们可以悬空，绑
V
DD
，或连接到GND 。
2.4.3 。输出引脚端接
隔离器驱动信道的标称输出阻抗是约85
,
±40 ％，这是一个组合
的输出驱动FET的片上串联端接电阻和沟道电阻的值。当驱动
其中，负载传输线效应将是一个因素，输出引脚应适当终止受控
阻抗PCB走线。该系列终端电阻值应适当缩放，同时保持在
介意“ 2.4.1中所述的建议。电源旁路“上面。
V源1
R1 (50 – 100
)
VDD1
VDD2
V源2
R2 (50 – 100
)
50 – 300
A1
B1
C1
0.1
F
C2
1
F
50 – 300
C3
C4
0.1
F
输入/输出
Ax
Bx
输入/输出
1
F
50 – 300
GND1
GND2
50 – 300
图8.推荐旁路元件的Si84xx数字隔离器系列
22
REV 。 1.5
SILABS [ SILICON LABORATORIES ]
