STK14EC8
NC
NC
A
0
A
1
A
2
A
3
A
4
E
DQ
0
DQ
1
V
CC
V
SS
DQ
2
DQ
3
W
A
5
A
6
A
7
A
8
A
9
NC
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
（ TOP）
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
HSB
NC
NC
A
18
A
17
A
16
A
15
G
DQ
7
DQ
6
V
SS
V
CC
DQ
5
DQ
4
V
帽
A
14
A
13
A
12
A
11
A
10
NC
NC
初步
1
NC
NC
DQ
0
V
SS
V
CC
DQ
3
NC
A
18
2
G
NC
NC
DQ
1
3
A
0
A
3
A
5
A
17
4
A
1
A
4
A
6
A
7
A
16
A
15
A
13
A
10
5
A
2
E
NC
DQ
5
DQ
6
NC
W
A
11
6
NC
NC
DQ
4
V
CC
V
SS
DQ
7
NC
NC
A
B
C
D
E
F
G
H
DQ
2
V
帽
NC
HSB
A
8
A
14
A
12
A
9
（ TOP）
48球FBGA
（参见第18页上的机械制图）
44针TSOP -II
（请参见第17页上的机械制图）
引脚说明
引脚名称
A
18
-A
0
DQ
7
-DQ
0
E
W
G
V
CC
HSB
输入
I / O
输入
输入
输入
电源
I / O
I / O
描述
地址： 19地址输入的nvSRAM阵列中选择524,288字节1
数据：双向8位数据总线，用于访问所述的nvSRAM
芯片使能：活动低辐射输入选择器
写使能输入，低电平有效：选择低，能够对IO引脚上的数据被写入到地址
位置锁存由CE的下降沿。
输出使能：有源低G输入使能数据输出缓冲器中读取周期。德主张摹高
导致DQ引脚三态。
电源： 3.0V ， + 20 ％ ， -10 ％
五金店忙：当该低输出指示存储过程中（也可在低功耗的同时向上
忙） 。当拉低外部的芯片，它将启动一个非易失性存储操作。弱上拉电阻
器保持该引脚为高电平，如果没有连接。 （连接可选） 。
自动存储电容：供应电源的nvSRAM在断电期间存储的数据从SRAM到nonvol-
atile存储元件。
地
该管脚没有连接到模具上。 （不要连接设计，留作将来使用）
V
帽
V
SS
NC
电源
电源
无连接
文件控制＃ ML0060 1.1版
2008年1月
2
SIMTEK机密
SIMTEK [ SIMTEK CORPORATION ]
