欢迎访问ic37.com |
会员登录 免费注册
发布采购

SL74HC166 参数 Datasheet PDF下载

SL74HC166图片预览
型号: SL74HC166
PDF下载: 下载PDF文件 查看货源
内容描述: 8位串行或并行输入/串行输出移位寄存器 [8-Bit Serial or Parallel-Input/ Serial-Output Shift Register]
分类和应用: 移位寄存器
文件页数/大小: 6 页 / 66 K
品牌: SLS [ SYSTEM LOGIC SEMICONDUCTOR ]
 浏览型号SL74HC166的Datasheet PDF文件第2页浏览型号SL74HC166的Datasheet PDF文件第3页浏览型号SL74HC166的Datasheet PDF文件第4页浏览型号SL74HC166的Datasheet PDF文件第5页浏览型号SL74HC166的Datasheet PDF文件第6页  
SL74HC166
8位串行或并行输入/
串行输出移位寄存器
高性能硅栅CMOS
该SL74HC166在引出线的LS / ALS166相同。该装置
输入与标准CMOS输出兼容;与上拉
电阻器,它们与LS / ALSTTL输出兼容。
该装置是一个平行于或串行输入,串行输出的移位寄存器
门控时钟输入和一个压倒一切的清除输入。移位/负载输入
建立并行或串行的方式。高时,该输入
使串行数据输入和夫妇的八个触发器串行
与每个时钟脉冲移位。同步加载发生在
下一个时钟脉冲时,这是低,并且并行数据输入是
启用。在并行加载串行数据流被禁止。时钟是
通过一个两输入完成对时钟脉冲的低到高的电平刃
正或非门,它允许一个输入端被用作时钟
使能或禁止时钟功能。时钟被禁止的时,无论
时钟输入举高,保持任一输入低电平使能其他
时钟输入。这将允许系统时钟是自由运行的,并
寄存器停在命令与其他时钟输入。一
从低到高的转变在时钟禁止输入只应
完成后的时钟输入为高。一个缓冲的直接清除输入
覆盖所有其他投入,包括时钟, andsets所有的触发器来
零。
输出直接连接到CMOS , NMOS和TTL
工作电压范围: 2.0〜 6.0 V
低输入电流: 1.0
µA
CMOS器件的高抗噪声特性
订购信息
SL74HC166N塑料
SL74HC166D SOIC
T
A
= -55 °至125°C的所有软件包
引脚分配
逻辑图
PIN 16 = V
CC
PIN 8 = GND
SLS
系统逻辑
半导体