CXD3503R
I / O引脚说明
PIN号
3
4
5
6
符号
VST
HST
DWN
RGT
描述
该管脚为垂直输出定时的基准。
输入来自定时发生器集成电路VST的脉冲。
输入所述的HST脉冲从定时发生器集成电路。
如果不上升脉冲消除器，连接到DV
DD
并使用它。
上/下和/或左/右反转控制外部输入
（ H：正常扫描， L：反向扫描）
此设置无效时，内部寄存器被使用。
上/下和/或左/右反转控制信号选择设置。
（对于DWN和RGT控制信号，管脚5和6被选中时CTRL
是H，和从内部寄存器的设置通过串行接口进行是
当选择CTRL就是L. ）
数字数据输出。的数据输入到DAC输出为是时汀（销
33）为L，一般情况下，不进行输出。设置汀为H和离开这些开放。
内部DAC时钟输入/输出。在IC内生成的DAC时钟输出
从达科。通常情况下，输入该达科输出DACKI 。
数字数据输出限制器。当汀为L，输入到DAC的数据被输出
从DOUT00到DOUT25输出管脚。当汀是H ，这些输出引脚
进入高阻抗状态。
从内部DAC的模拟输出。的输出阻抗，从而变化
几十到几千
Ω
根据不同的输出电压电平，所以
连接这些引脚BFIN2 ， 1和0 （缓冲输入） ，分别。
内部运算放大器缓冲输入。连接到DACO2 ， 1和0 ，
分别。
模拟校正信号输出
DAC L侧的参考电压输入（通过缓冲输入。 ）
DAC ħ侧参考电压输入（通过缓冲输入。 ）
串行控制输入。定时控制和校正点数据是由所有设置
这些引脚。有关详细信息，请参阅第12页"Serial转移Operation" 。
该引脚是水平输出定时的基准。通常情况下，输入水平
同步信号。
系统清除。内部寄存器被设置为L.输入引脚被拉低初始化
达至H内部。
主时钟输入。输入电平为TTL电平。
时钟切换（H ：时钟1/2分频CKI使用所得到的
内部分频器选择。 L： CKI输入选择。选定
时钟是一个内部主时钟）。
7
CTRL
11至16，
18至23日，
25至30
31
32
33
DOUT00
到DOUT25
达科
DACKI
汀
36, 41, 46
DACO2 ， 1,0
37, 42, 47
38, 43, 48
40
44
57
58
59
60
61
63
64
BFIN2 ， 1,0
AOUT2 ， 1,0
VRL
VRH
SCTR
SCLK
SDAT
HSYNC
xCLR
长江基建
SLCK
17 ， 35 ， 49 ， 62 DV
SS
24, 34, 56
39
45
DV
DD
AV
SS
AV
DD
–9–
电源输入。不提高是模拟电源和数字电源
供应量。
SONY [ SONY CORPORATION ]
