A D V A N权证
我N· Ø R M一T I O 4 N
スタンバイモード
システムがデバイスに対してリードもライトも行なっていない場合，デバイスをスタンバ
イモードに設定します。このモードでは，消費電流を著しく�½�減でき，OE# 入力にかかわ
らず���各出力は高インピーダンス状態に保持されます。
CE＃
および
RESET＃
の両端子を
V
CC
±
0.3 V
にすると，デバイスは
CMOS
スタンバイ
.CE ＃およ
モードになります（この場合，V
IH
よりも，電圧範囲が厳しく制限されます）
び
RESET＃
端子が
V
CC
±
0.3 V
の範囲内に入っていなくても，V
IH
にセットすれば，デ
バイスはスタンバイモードになりますが，スタンバイ電流値は高くなります。デバイスが
いずれかのスタンバイモードにあるとき，リードアクセス時間は標準のアクセスタイム
（t
CE
）となり，この時間が経過した後にデータをリードできるようになります。
イレーズまたはプログラミング時にデバイスを選択解除しても，その動�½�が完了するまで
デバイスはアクティブ電流を消費します。
スタンバイ電流仕様を
DC
特性の表の
I
CC3
に示します。
オートマチックスリープモード
オートマチックスリープモードは，フラッシュデバイスの消費エネルギーを最小限に抑え
るモードです。t
加
30纳秒
にわたってアドレスが変わらないと，デバイスは自動的にこ
のモードになります。オートマチックスリープモードは， CE ＃ ， WE＃ ，および
OE ＃
制御
信号とは関係がありません。アドレスが変わると，標準のアドレスアクセスタイミングに
より，新しいデータが出力されます。スリープモード時でも，出力データはラッチされま
すのでシステムはいつでもアクセスできます。オートマチックスリープモード電流仕様を
DC
特性の表の
I
CC5
に示します。
RESET ＃ ：ハードウェアリセット端子
端子は，デバイスをハードウェア的にリセットしてデータアレイをリードできる
状态にします.reset段＃端子を
t
RP
时间以上，低にすると，デバイスは直ちに実行中の
動�½�をすべて終了し，出力端子をすべてトライステートにし，RESET# パルス時間内の
リード
/
ライトコマンドをすべて無視します。また，デバイスは内部のステートマシンを
リセットして，データアレイをリードできるようにします。データの完全性を確保するに
は，デバイスがコマンドシーケンスを受けられるようになったとき，中断された動�½�を再
実行することが必要です。
消費電流は，RESET# パルス時間の間，�½�減されます。RESET# が
V
SS
±
0.3 V
に保持
されると，本デバイスは
CMOS
スタンバイ電流（I
CC4
）を消费します.reset段＃が
V
IL
に
保持されていても，V
SS
±
0.3 V
の範囲内にないと，スタンバイ電流は大きくなります。
RESET＃
端子は，システム側のリセット回路と接続してもかまいません。このようにする
と，
システムリセットを実行するとフラッシュメモリもリセットされますので，
フラッシュ
メモリの起動ファームウェアをホストシステムに読込ませることができます。
プログラムまたはイレーズ動�½�中に
RESET＃
がアサートされると， RY
/ BY ＃
端子は，内
部リセット動�½�が完了するまで「0」
（忙）に保持されます。つまり，T
准备
（自動アル
ゴリズム実行中）时间が必要です。したがって， RY
/ BY ＃
をモニタする事により，リセッ
ト動�½�が完了したかを調べることができます。プログラムまたはイレーズ動�½�が実行され
ていない（ RY
/ BY ＃
端子が「1」
）ときに，RESET# がアサートされると，リセット動�½�
は
t
准备
（自動アルゴリズム未実行中）時間内に���了します。RESET# 端子が
V
IH
に復
帰して，t
RH
後にデータをリードできるようになります。
RESET＃
パラメータについては「交流特性」の表を，タイミング図については図
14
を参
照してください。
16
S29JL032H
2005年S29JL032HA11
年
3
月
9
日
SPANSION [ SPANSION ]
