S29JL032H
32M
ビット（4M ×
8
ビット
/ 2M
×
16
ビット）
CMOS 3.0 V
単一電源，リード
/
ライト同時実行，
フラッシュメモリ
特徴
アーキテクチャ
リード
/
プログラム同時実行
—
バンク内においてイレーズ
/
プログラム機�½を実行しなが
ら，別のバンクからデータをリードすることができます。
—
リード
/
ライト動�½�間の切替遅延ゼロ
マルチバンクアーキテクチャ
— 4
タイプのバンクアーキテクチャを用意しています（表
2
を参照してください）
。
ブートセクタ
—
デバイス内にトップとボトムブートセクタを用意
—
イレーズ可�½なセクタの組合せは任意
�½造には
0.13 µm
プロセステクノロジを採用
SecSi（セキュアドシリコン）セクタ：256
バイトセクタを別
途�½�用可
—
工場にてロック設定し特定可�½：
工場にてランダムに設定
するセキュアな電子シリアル番号用として
16
バイトを用
意，オートセレクト機�½により工場によるロック設定を検
証可�½。
—
お客様にてロック可�½：
ワンタイムプログラムのみ可�½。
いったんロックすると，データの変更は不可。
消費電力ゼロ動�½�
—
最新の電力制御回路により，動�½�待機時の消費電力をほぼ
ゼロに抑制します。
JEDEC
規格に準拠
—
端子配列および�½フトウェアは単一電源フラッシュ規格と
互換性保持
超�½�消費電力（標準値）
—
アクティブリード電流：
2毫安（ 1兆赫）
—
アクティブリード電流：
10毫安（ 5兆赫）
—
スタンバイまたはオートスリープモード時：
200 nA的
セクタ�½�たりの消去回数
1,000,000
回（典型值）。
データ保持�½力：20 年（Typ.）
ADVANCE
信息
�½フトウェアの特徴
共通フラッシュメモリ·インタフェース（ CFI ）をサポート
イレーズサスペンド
/
イレーズレジューム
—
イレーズ動�½�を中断して，イレーズの対象となっていない
セクタからのデータのリード，または�½�該セクタへのデー
タのプログラムを実行し，その後，イレーズ動�½�を再開す
ることができます。
数据＃
ポーリングおよびトグルビット
—
プログラムまたはイレーズサイクルの状態を�½フトウェア
的に検出する機�½を搭載
アンロックバイパスプログラムコマンド
—
複数のワードまたはバイトのプログラミング時間を短縮す
る事ができます。
ハードウェアの特徴
就绪/忙＃
出力（ RY
/ BY ＃ ）
—
プログラムまたはイレーズサイクルの終了をハードウェア
的に検出する機�½
ハードウェアリセット端子（ RESET ＃ ）
—
内部のステートマシンをハードウェア的にリードモードに
リセットする機�½
WP ＃ / ACC
入力端子
—
ライトプロテクト（WP#）機�½は，セクタのプロテクト設
定状態にかかわらず，一番外側のブートセクタ
2
個を保護
します。
—
アクセラレーション（ACC）機�½によるプログラム時間の
高速化
セクタプロテクト
—
セクタ内へのプログラムまたはイレーズ動�½�をハードウェ
ア的に禁止する機�½
—
一時的セクタプロテクト解除機�½により，デバイスをシス
テムに実装したまま，プロテクトされたセクタ内のデータ
を変更可�½
パッケージオプション
48
ピン
TSOP （シンスモールアウトラインパッケージ）
性�½
高性�½
—
高速アクセスタイム：
60纳秒
—
プログラム時間：4
µs /
ワード（標準）
（高速プログラム機
�½適用時）
文書番号
S29JL032H_J
改定
A
修正
11
発行日
2005
年
3
月
9
日（S29JL032H_A1
2004年8月5日）
本资料には， Spansion公司
有限责任公司
で開発中の�½品情報が記載されています。この情報は，お客様が本�½品を評価される際にお�½�立ていただくことを目的としています。
Spansion公司
は事前の通知なしに，�½�該情報を変更したり，�½品の�½造を中止する場合があります。
SPANSION [ SPANSION ]
