欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY2277APAC-1M 参数 Datasheet PDF下载

CY2277APAC-1M图片预览
型号: CY2277APAC-1M
PDF下载: 下载PDF文件 查看货源
内容描述: Pentium㈢ / II , 6X86 , K6时钟合成器/驱动器,用于桌面/移动PC与Intel㈢ 82430TX和2个DIMM或3 SO- DIMM内存模块 [Pentium㈢/II, 6x86, K6 Clock Synthesizer/Driver for Desktop/ Mobile PCs with Intel㈢ 82430TX and 2 DIMMs or 3 SO-DIMMs]
分类和应用: 驱动器PC时钟
文件页数/大小: 18 页 / 293 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY2277APAC-1M的Datasheet PDF文件第2页浏览型号CY2277APAC-1M的Datasheet PDF文件第3页浏览型号CY2277APAC-1M的Datasheet PDF文件第4页浏览型号CY2277APAC-1M的Datasheet PDF文件第5页浏览型号CY2277APAC-1M的Datasheet PDF文件第6页浏览型号CY2277APAC-1M的Datasheet PDF文件第7页浏览型号CY2277APAC-1M的Datasheet PDF文件第8页浏览型号CY2277APAC-1M的Datasheet PDF文件第9页  
Y2277A
CY2277A
奔腾
®
/ II , 6X86 , K6时钟合成器/驱动器,用于台式机/
移动PC采用Intel
®
82430TX和2个DIMM或3 SO- DIMM内存模块
特点
•混合2.5V和3.3V工作电压
•完整的时钟解决方案,以满足需求
奔腾
®
,奔腾
®
二, 6X86 ,或K6主板
- 4个CPU时钟在2.5V或3.3V
- 最多八个3.3V的SDRAM时钟
- 七3.3V PCI同步时钟,一次免费
运行
- 两个3.3V USB / IO时钟的48或24 MHz时,可选择
通过串行接口
- 一个2.5V IOAPIC时钟频率为14.318兆赫
- 两个3.3V参考。时钟在14.318兆赫
•工厂EPROM可编程CPU , PCI和USB / IO
时钟频率为自定义配置
•工厂EPROM可编程的输出驱动器和转换
率EMI定制
•模式使能引脚CPU_STOP和PCI_STOP
• SMBus串行接口配置
•提供节省空间的48引脚SSOP和TSSOP
包。
82430TX或类似的芯片组。有三种可用的选项
如图所示选择指南
在2.5V的CY2277A输出4个CPU时钟或3.3V最多
9种可选频率。有多达八个3.3V
SDRAM的时钟和7个PCI时钟,在二分之一的运行
CPU时钟频率。其中一个PCI时钟是自由运行。
此外,该部分输出两个3.3V的USB / IO时钟的48
兆赫或24兆赫, 1 2.5V IOAPIC时钟在14.318兆赫,并且
2 3.3V基准时钟在14.318兆赫。在CPU , PCI ,
USB和IO时钟频率出厂EPROM编程
梅布尔轻松定制与快速周转时间。
该CY2277A具有掉电, CPU停止和PCI止动销
电源管理控制。在CPU停止和PCI站
由MODE引脚来控制。它们的复用
SDRAM时钟输出,并且被选择时,模式引脚
被拉低。此外,这些输入是同步
片上,从而实现无干扰的过渡。当
CPU_STOP输入后,可将CPU的输出驱动
低。当PCI_STOP输入被认定时,在PCI输出
(除自由运行的PCI时钟)被驱动为低电平。最后,
当PWR_DWN引脚置位,参考振荡器
和PLL被关闭,所有输出驱动为低电平。
该CY2277A输出设计用于低EMI辐射。
控制上升和下降时间,唯一的输出驱动电路和
工厂EPROM可编程的输出驱动器和压摆率
启用EMI控制优化配置。
.
IOAPIC ( 14.318兆赫)
V
DDQ2
XTALIN
XTALOUT
14.318
兆赫
OSC 。
中央处理器
PLL
停止
逻辑
功能说明
该CY2277A是一个时钟合成器/驱动器,用于奔腾,
奔腾II , 6X86和K6便携式电脑设计的英特尔
®
逻辑框图
引脚配置
顶视图
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
REF1
REF0
V
SS
XTALIN
XTALOUT
模式
V
DDQ3
PCICLK_F
PCICLK0
V
SS
PCICLK1
PCICLK2
PCICLK3
PCICLK4
V
DDQ3
PCICLK5
V
SS
SEL
SDATA
SCLK
V
DDQ3
USBCLK / IOCLK
USBCLK / IOCLK
V
SS
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
AV
DD
PWR_SEL
V
DDQ2
IOAPIC
PWR_DWN
V
SS
CPUCLK0
CPUCLK1
V
DDCPU
CPUCLK2
CPUCLK3
V
SS
SDRAM0
SDRAM1
V
DDQ3
SDRAM2
SDRAM3
V
SS
SDRAM4
SDRAM5
V
DDQ3
SDRAM6/CPU_STOP
SDRAM7/PCI_STOP
AV
DD
CPUCLK[0–3]
V
DDCPU
SEL
模式
EPROM
SDRAM[0–5]
SDRAM6/CPU_STOP
SYS
PLL
SDRAM7/PCI_STOP
/2
延迟
停止
逻辑
串行
接口
控制
逻辑
分而
MUX逻辑
PWR_DWN
SCLK
SDATA
PCI[0–5]
PCICLK_F
USBCLK / IOCLK [ 0 : 1 ]
1.0版, 2006年11月25日
2200 LAURELWOOD路,圣克拉拉, CA 95054
联系电话: ( 408 ) 855-0555
传真: ( 408 ) 855-0550
CY2277A-1,-1M,-3,-7M,-12,-12M,-12I
文献[ 0-1 ]
(14.318)
第18页1
www.SpectraLinear.com