CY28325-3
FTG的VIA ™奔腾4 ™芯片组
特点
•
扩展频谱频率时序发生器威盛
PT / M 266-800的Pentium 4芯片组
•可编程时钟输出频率低于
1 MHz的增量
•集成的故障安全看门狗定时器系统
恢复
•可选的硬件或软件编程的时钟
频率时，看门狗定时器超时
•能看门狗后，产生系统复位
定时器超时后或输出频率的变化
通过SMBus接口
•支持SMBus的字节读/写和块读/写
操作简化系统BIOS发展
•厂商ID和版本ID的支持
•可编程驱动强度的支持
•可编程输出歪斜支持
•三份AGP时钟
•电源管理控制输入
•提供48引脚SSOP
中央处理器
x3
AGP
x3
PCI
x9
REF
x1
APIC
x2
48M
x1
24_48M
x1
框图
X1
X2
引脚配置
VDD_REF
REF
[1]
XTAL
OSC
PLL 1
SSOP-48
*FS4/REF
VDD_REF
GND_REF
X1
X2
VDD_48MHz
*FS3/48MHz
*FS2/24_48MHz
GND_48MHz
*FS0/PCI_F
*FS1/PCI1
*MULT_SEL1/PCI2
GND_PCI
PCI3
PCI4
VDD_PCI
PCI5
PCI6
PCI7
GND_PCI
PCI8
* PD ＃
AGP0
VDD_AGP
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDD_APIC
GND_APIC
APIC0
APIC1
GND_CPU
VDD_CPU_CS(2.5V)
CPUT_CS_F
CPUC_CS_F
CPUT_0
CPUC_0
VDD_CPU(3.3V)
IREF
GND_CPU
CPUT_1
CPUC_1
VTT_PWRGD ＃
CPU_STOP ＃ *
PCI_STOP ＃ *
RST ＃
SDATA
SCLK
AGP2
AGP1
GND_AGP
PLL的参考频率
分频器
网
停止
时钟
控制
VDD_CPU_CS （ 2.5V ）
CPUT_CS ， CPUC_CS
VDD_CPU （ 3.3V ）
CPUT_0,1 ， CPUC_0,1
* （ FS0 ：4）
VTT_PWRGD ＃
* CPU_STOP ＃
*MULTSEL1
~
VDD_APIC
APIC0 ： 1
VDD_AGP
AGP0 ： 2
CY28325-3
VDD_PCI
PCI_F
PD ＃
停止
时钟
控制
PCI1 ： 8
* PCI_STOP ＃
PLL2
VDD_48MHz
48MHz
24_48MHz
2
SDATA
SCLK
SMBUS
逻辑
RST ＃
注意：
标有[ * ] 1.引脚具有内部上拉电阻。标有[^]引脚具有内部上拉或下拉电阻。
1.0版， 2006年11月21日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第18页1
www.SpectraLinear.com
SPECTRALINEAR [ SPECTRALINEAR INC ]
