CY28326
引脚德网络nition
PIN号
1
名字
**FSA/REF0
PWR
VDDref
TYPE
I / O
描述
上电双向输入/输出。
上电时， FSA是
输入。当VTT_PWRGD转换到逻辑高， FSA状态
锁存，该引脚变为的REF0 ，缓冲输出的副本
设备的XIN时钟。默认的内部上拉下来。
上电双向输入/输出。
上电时， FSB是
输入。当VTT_PWRGD转换到逻辑高，外频状态
锁存，该引脚变为的REF1 ，缓冲输出的副本
设备的XIN时钟。默认的内部上拉下来。
3.3V的电源参考时钟输出。
振荡器缓冲器输入。
连接到晶体或外部
时钟。
振荡器缓冲器输入。
连接到晶体。不要连接
当外部时钟为XIN应用。
接地参考时钟输出
上电双向输入/输出。
上电时， FSC是
输入。当VTT_PWRGD转换到逻辑高时， FSC
状态被锁存，该引脚变为PCIF0 。默认的内部上拉
了。
上电双向输入/输出。
上电时，消防处是
输入。当VTT_PWRGD转换为逻辑高电平，消防处
状态被锁存，该引脚变为PCIF 。默认的内部上拉
了。
上电双向输入/输出。
上电时，
模式/ PCIF2是输入。当上电时，模式状态是
锁存，然后9脚变得PCIF2 ， PCI时钟输出PCI
Device.Default拉，见
表2
3.3V供电的PCI时钟输出。
地面PCI时钟输出。
PCI时钟输出。
Ratio0输出/ PCI5输出。
在上电时RatioSel （引脚26 ）
打包机= “高” & MODE （引脚9 ）捆扎= “高” ， （ PCI_STP ＃ ）
Ratio0 / PCI5成为PCI5时钟输出。在上电时，
RatioSel （引脚26 ）打包机= “低” & MODE （引脚9 ）捆扎
= “高” ， （ PCI_STP ＃ ） Ratio0 / PCI5变得Ratio0输出
支持北桥频率上捆扎功能。一旦
MODE （引脚9）捆扎= “低” ，则（ PCI_STP ＃ ） Ratio0 / PCI5
成为PCI_STP ＃ ，默认为“ PCI5 ”看
表2
默认
内部上拉。
比1输出/ PCI6输出。
在上电时RatioSel （引脚26 ）
打包机= “高” & MODE （引脚9 ）捆扎= “高” ， （ CPU_STP ＃ ）
比1 / PCI6成为PCI6时钟输出。在上电时，
RatioSel （引脚26 ）打包机= “低” & MODE （引脚9 ）捆扎
= “高” ， （ PCI_STP ＃ ）比1 / PCI6变得比1输出
支持北桥频率上捆扎功能。一旦
MODE （引脚9）捆扎= “低” ，则（ PCI_STP ＃ ）比1 / PCI6
成为CPU_STP ＃ ，默认为“ PCI6 ”看
表2
默认
内部上拉。
48 MHz的时钟输出。
上电双向输入/输出。
在上电时24_48_SEL
为输入。当VTT_PWRGD被转移到逻辑高，
24_48_SEL状态被锁存，该引脚变为24/48 MHz的
输出，默认24_48_SEL =“0” ， 48兆赫output.Default内部
下拉电阻。
地为48 MHz的时钟输出。
2
**FSB/REF1
VDDref
I / O
3
4
5
6
7
VDDref
XIN
XOUT
VSSref
*FSC/PCIF0
VDDpci
VDDref
VDDref
I
I
O
PWR
I / O
8
*FSD/PCIF1
VDDpci
I / O
9
* MODE /
PCIF2
VDDpci
I / O
10,17
11,18
12,13,14,15,16
19
VDDpci
VSSpci
PCI [0： 4]
* （ PCI_STP ＃ ） VDDPCI
Ratio0/PCI5
I
I
O
O
20
* （ CPU_STP ＃ ） VDDPCI
Ratio1/PCI6
O
21
22
48兆赫
VDD48
O
I / O
** 24_48_SEL / VDD48
24_48兆赫
23
VSS48
I
1.0版， 2006年11月20日
第22页2
SPECTRALINEAR [ SPECTRALINEAR INC ]
