CY28342
字节7 : PCI时钟寄存器
(所有位都是可读写功能)
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
针#
15
14
23
22
21
20
17
16
名字
PCI_F0
PCI_F1
PCI5
PCI4
PCI3
PCI2
PCI1
PCI0
描述
PCI_F0输出控制1 =启用, 0 =被拉低。
PCI_F1输出控制1 =启用, 0 =被拉低。
PCI5输出控制1 =启用, 0 =被拉低。
PCI4输出控制1 =启用, 0 =被拉低。
PCI3输出控制1 =启用, 0 =被拉低。
PCI2输出控制1 =启用, 0 =被拉低。
PCI1输出控制1 =启用, 0 =被拉低。
PCI0输出控制1 =启用, 0 =被拉低。
字节8 :硅签字注册
(所有位都是只读的)
位
7
6
5
4
3
2
1
0
@Pup
1
0
0
0
0
0
0
0
修订ID
供应商ID
1000 =赛普拉斯
描述
字节9 :外围控制寄存器
(所有位都是可读写)
位
7
6
5
4
3
2
1
0
@Pup
1
0
1
1
0
0
0
0
27
26
26
48M
48M_24M
48M_24M
针#
33
名字
PD #
描述
PD #开启。
0 =启用, 1 =禁用。
0 =当PD #置为低电平, CPU ( 0 : 1 )T停在一个高的状态, CPU ( 0 : 1 )C停在
低电平状态。 1 =当PD #置为低电平, CPU ( 0 : 1 )T和CPU ( 0 : 1 )C停在HZ 。
48M输出控制1 =启用, 0 =被拉低。
48M_24M输出控制1 =启用, 0 =被拉低。
48M_24M , 0 =引脚26输出为24MHz , 1 =引脚28输出为48 MHz 。
SS2扩频控制位( 0 =向下蔓延, 1 =中间差价) 。
SS1扩频控制位。看
表10 。
SS0扩频控制位。看
表10 。
字节10 :外设控制寄存器
(所有位都是可读写功能)
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
针#
47
4
3
2
10
9
30
31
名字
SDCLK
REF2
REF1
REF0
ZCLK1
ZCLK0
AGP1
AGP0
描述
SDCLK输出使能1 =启用, 0 =禁用。
REF2输出控制1 =启用, 0 =被拉低。
REF1输出控制1 =启用, 0 =被拉低。
REF0输出控制1 =启用, 0 =被拉低。
ZCLK1输出使能1 =启用, 0 =禁用。
ZCLK0输出使能1 =启用, 0 =禁用。
AGP1输出使能1 =启用, 0 =禁用。
AGP0输出使能1 =启用, 0 =禁用。
1.0版, 2006年11月20日
第21 7