欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY28346ZXC-2 参数 Datasheet PDF下载

CY28346ZXC-2图片预览
型号: CY28346ZXC-2
PDF下载: 下载PDF文件 查看货源
内容描述: 时钟合成器,差分CPU输出 [Clock Synthesizer with Differential CPU Outputs]
分类和应用: 晶体外围集成电路光电二极管时钟
文件页数/大小: 19 页 / 169 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY28346ZXC-2的Datasheet PDF文件第2页浏览型号CY28346ZXC-2的Datasheet PDF文件第3页浏览型号CY28346ZXC-2的Datasheet PDF文件第4页浏览型号CY28346ZXC-2的Datasheet PDF文件第5页浏览型号CY28346ZXC-2的Datasheet PDF文件第6页浏览型号CY28346ZXC-2的Datasheet PDF文件第7页浏览型号CY28346ZXC-2的Datasheet PDF文件第8页浏览型号CY28346ZXC-2的Datasheet PDF文件第9页  
CY28346-2
时钟合成器,差分CPU输出
特点
•符合Intel
®
CK 408手机时钟合成器
特定网络阳离子
• 3.3V电源
• 3微分CPU时钟
• 10份PCI时钟
• 5/6份3V66时钟
• SMBus支持与回读功能
表1.频率表
[1]
S2
1
1
1
1
0
0
0
0
M
M
S1
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
中央处理器
(0:2)
66M
100M
200M
133M
66M
100M
200M
133M
高阻
TCLK/2
3V66
66M
66M
66M
66M
66M
66M
66M
66M
高阻
TCLK/4
66BUFF (0: 2)/
3V66(0:4)
66IN
66IN
66IN
66IN
66M
66M
66M
66M
高阻
TCLK/4
66IN/
3V66-5
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66M
66M
66M
66M
高阻
TCLK/4
PCIF / PCI
66IN/2
66IN/2
66IN/2
66IN/2
33 M
33 M
33 M
33 M
高阻
TCLK/8
REF
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
高阻
TCLK
USB /
DOT
48M
48M
48M
48M
48M
48M
48M
48M
高阻
TCLK/2
•扩频电磁干扰( EMI )
减少
•打电话问频率特性
•打电话问分贝™功能
•扩展的工作温度范围, 0 ℃至85℃
• 56引脚TSSOP封装
框图
XIN
XOUT
PLL1
CPU_STP #
IREF
VSSIREF
S(0:2)
MULT0
VTT_PWRGD #
PCI_STP #
PLL2
/2
引脚配置
REF
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
PCI1
PCI2
PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
66B0/3V66_2
66B1/3V66_3
66B2/3V66_4
66IN/3V66_5
PD #
VDDA
VSSA
VTT_PWRGD #
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP #
CPUT0
CPUC0
VDD
CPUT1
CPUC1
VSS
VDD
CPUT2
CPUC2
MULT0
IREF
VSSIREF
S2
48M_USB
48M_DOT
VDD
VSS
3V66_1/VCH
PCI_STP #
3V66_0
VDD
VSS
SCLK
SDATA
CPUT (0 :2)的
CPUC (0 :2)的
3V66_0
3V66_1/VCH
PCI ( 0:6 )
PCI_F (0 :2)的
48M_USB
48M_DOT
CY28346-2
PD #
SDATA
SCLK
VDDA
WD
逻辑
I2C
逻辑
66B [0: 2 ] / 3V66 [2: 4]
动力
截至逻辑
66IN/3V66-5
注意:
1. TCLK是一个测试时钟测试模式驱动的XTAL_IN输入。 M =驱动1.0V和1.8V之间的电平。如果S2引脚为A M级电期间,一
0状态将被锁存到器件内部状态寄存器。
1.0版, 2006年11月20日
2200 LAURELWOOD路,圣克拉拉, CA 95054
联系电话: ( 408 ) 855-0555
传真: ( 408 ) 855-0550
分页: 19 1
www.SpectraLinear.com