CY28346
引脚说明
针
2
3
52, 51, 49, 48,
45, 44
10, 11, 12, 13,
16, 17, 18
5, 6, 7
名字
XIN
XOUT
CPUT （0 ：2），
CPUC （0 ：2）的
PCI （ 0:6 ）
PCIF （0 ：2）的
PWR
V
DD
V
DD
V
DDP
V
DD
I / O
I
O
O
O
O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时，外部
时钟被施加在X
IN
.
鉴别寄主输出时钟对。
SEE
表1
对于频率/功能。
PCI时钟输出。
是同步的66IN或3V66时钟。看
表1中。
33MHz的PCI时钟。
2份66IN或3V66时钟，可能是自由运行
（当PCI_STP ＃为低电平时不停止），也可以停止的依赖
SMBus上的编程寄存器字节3 ，位（ 3 ： 5 ） 。
该器件的X缓冲输出的复印件
IN
时钟。
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚和VSSIREF之间。
排位输入锁存S（ 0 ：2）和MULT0 。
当该输入是在逻辑
低时，S （0 ：2）和MULT0被锁存。
固定48 MHz的USB时钟输出。
固定48 MHz的点时钟输出。
3.3V 66 MHz的固定频率时钟。
3.3V时钟可选，带有SMBus字节0 ，第5位，当字节5 ，第5位。
当字节
0 ，第5位为逻辑1，则该引脚是一个48M的输出时钟。当字节0 ，第5位是
逻辑0 ，这是一个66M输出时钟（默认）。
掉电模式引脚。
逻辑低电平使器件进入
掉电状态。除了SMBus的逻辑所有内部逻辑被关闭。所有
输出缓冲器被停止。
编程输入选择的CPU时钟倍频电流。
56
42
28
39
38
33
35
REF
IREF
VTT_PG ＃
48MUSB
48MDOT
3V66_0
3V66_1/VCH
V
DD
V
DD
V
DD
V
DD48
V
DD48
V
DD
V
DD
O
I
I
O
O
O
O
25
PD ＃
V
DD
I
PU
I
PU
I
I
43
55, 54
29
MULT0
S(0,1)
SDATA
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
V
DD
V
DD
53
CPU_STP ＃
V
DD
24
21, 22, 23
1, 8, 14, 19, 32,
37, 46, 50
4, 9, 15, 20, 27,
31, 36, 47
41
66IN/3V66_5
66B(0:2)/
3V66(2:4)
V
DD
V
SS
V
SS
IREF
V
DD
V
DD
频率选择输入。
SEE
表1中。
串行数据输入。
符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。这是一个漏极开路
输出确认或发送数据时。
I
串行时钟输入。
符合SMBus规范。
I
频率选择输入。
SEE
表1中。
这是一个三电平输入被驱动
T
高，低或驱动到一个中间电平。
I
PCI时钟禁止输入。
当置为低电平， PCI （ 0 ： 6 ）的时钟是同步的
PU处于低状态nously禁用。该引脚不影响PCIF （ 0 ： 2 ）时钟“
输出，如果它们被编程为PCIF时钟通过器件的SMBus
界面。
I
CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 2 ）时钟
PU禁用同步在高状态， CPUC （ 0 ： 2 ）时钟是同步的
处于低状态nously禁用。
I / O
输入连接的66CLK （ 0 ： 2 ）输出时钟缓冲器
若S2 = 1时，或者输出
时钟固定的66 - MHz时钟，如果S2 = 0。见
表1中。
O
3.3V时钟输出。
这些时钟缓冲的66IN时钟副本或固定
在66兆赫。看
表1中。
PWR
3.3V电源。
PWR
共同点。
PWR
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚与IREF之间。该引脚也应该返回到设备
V
SS
.
PWR
模拟电源输入。
用于锁相环（ PLL）和内部模拟
电路。它也特别用于检测和确定时，功率是在一个
可接受的电平，以使器件工作。
第19 2
26
V
DDA
–
1.0版， 2006年11月24日
SPECTRALINEAR [ SPECTRALINEAR INC ]
