CY28352
差分时钟缓冲器/驱动器DDR400-和DDR333兼容
特点
•支持333 MHz和400 MHz的DDR SDRAM
• 60〜 200 MHz的工作频率
•锁相环（ PLL ），双时钟分配
数据速率同步DRAM应用
•分配一个时钟输入到6的差分输出
•外部反馈引脚FBIN用来同步
输出时钟输入
•符合DDRI规格
•传播Aware对电磁干扰（EMI）的
减少
• 28引脚SSOP封装
描述
此PLL时钟缓冲器是专为2.5 -V
DD
和2.5的AV
DD
运算和差分输出电平。
此装置是将分配一个时钟输入端的零延迟缓冲器
CLKIN至6个差分对时钟输出（ CLKT [0： 5]
CLKC [0： 4] ）和一个反馈时钟输出FBOUT 。时钟
输出由输入时钟CLKIN和受控
反馈时钟FBIN 。
两线串行总线可以设置每个输出时钟对
（ CLKT [0 ： 5 ] ， CLKC [ 0 ： 5 ] ）的Hi-Z状态。当AV
DD
is
接地， PLL被关闭，旁路测试
的目的。
在此装置中的PLL使用输入时钟CLKIN和所述
反馈时钟FBIN提供高性能，低偏移，
低抖动输出差分时钟。
框图
引脚配置
10
SCLK
SDATA
串行
接口
逻辑
CLKT2
CLKC2
CLKT3
CLKC3
CLKIN
NC
AVDD
AGND
VDD
CLKT2
CLKC2
CY28352
CLKT0
CLKC0
CLKT1
CLKC1
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
SCLK
CLKIN
PLL
FBIN
CLKT4
CLKC4
CLKT5
CLKC5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
CLKC5
CLKT5
CLKC4
CLKT4
VDD
SDATA
NC
FBIN
FBOUT
NC
CLKT3
CLKC3
GND
AVDD
FBOUT
28引脚SSOP
1.0版， 2006年11月21日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第1页7
www.SpectraLinear.com
SPECTRALINEAR [ SPECTRALINEAR INC ]
