CY28372
矽统746的AMD Athlon ™ / AMD的Duron ™时钟合成器
特点
•
支持AMD Athlon / Duron的
• 3.3V和2.5V电源
•八份PCI时钟
•一个48 MHz的USB时钟
•两份ZCLK时钟
•一个48兆赫/ 24 MHz的可编程时钟SIO
中央处理器
x2
ZCLK
x2
REF
x3
PCI
x8
AGP
x2
IOAPIC
x2
48M
x1
24_48M
x1
•一个差分CPU时钟（漏极开路）
中央处理器
•一个单端CPU时钟（漏极开路）
• SMBus支持与回读功能
•扩频电磁干扰（ EMI ）
减少
•
48引脚SSOP封装
框图
XIN
XOUT
引脚配置
VDD_REF
REF0 ： 2
XTAL
OSC
PLL的参考频率
分频器
网
VDD_CPU
CPUT1
CPUT0 ， CPUC0
VDD_Z
ZCLK0 ： 1
PLL 1
** FS0 ： 3
CPU_STP ＃
VDD_APIC
APIC0 ： 1
VDD_PCI
PCIF0 ： 1
2
PCI0 ： 5
PCI_STP ＃
FRACT 。
定位仪
VDD_AGP
AGP0 ： 1
PLL2
PD ＃
VDD_48
48兆赫
24_48MHz
2
VDD_REF
**FS0/REF0
**FS1/REF1
REF2
GND_REF
XIN
XOUT
GND_Z
ZCLK0
ZCLK1
VDD_Z
* PCI_STP ＃
VDD_PCI
**FS2/PCIF0
*FS3/PCIF1
PCI0
PCI1
GND_PCI
VDD_PCI
PCI2
PCI3
PCI4
PCI5
GND_PCI
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDD_APIC
IOAPIC1
IOAPIC0
GND_APIC
CPU_STP ＃ *
CPUT1
VDD_CPU
GND_CPU
CPUT0
CPUC0
VDD_CPU
GNDA
VDDA
SCLK
SDATA
PD ＃ *
GND_AGP
AGP0
AGP1
VDD_AGP
VDD_48
48MHZ
24_48MHZ
GND_48
~
SDATA
SCLK
I2C
逻辑
SSOP-48
*：内部上拉150K
** ：内部下拉150K
CY28372
1.0版， 2006年11月20日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第17页1
www.SpectraLinear.com
SPECTRALINEAR [ SPECTRALINEAR INC ]
