CY28405-3
时钟合成器与差分SRC和CPU输出
特点
•支持英特尔奔腾
®
4型处理器
•可选的CPU频率
• 3.3V电源
•9个副本PCI时钟
•四份3V66一个可选VCH
•两份48 MHz时钟
•两份REF的
中央处理器
x3
SRC
x1
3V66
x4
PCI
x9
REF
x2
48M
x2
•三个差分CPU时钟对
•一个差分时钟的SRC
•支持的SMBus / I
2
Ç字节，字和块读/写
最大•理想利盟扩频资料
电磁干扰（EMI）的减少
•
48引脚SSOP封装
框图
XIN
XOUT
引脚配置
VDD_REF
REF （0： 1）
[1]
XTAL
OSC
PLL 1
PLL的参考频率
分频器
网
VDD_CPU
CPUT （ 0:1 ， ITP） CPUC （ 0:1 ， ITP）的
VDD_SRCT
SRCT ， SRCC
FS_ （ A：B ）
VTT_PWRGD ＃
IREF
VDD_3V66
3V66_(0:2)
PLL2
2
VDD_PCI
PCIF （0 ：2）的
PCI （ 0 ： 5 ）
3V66_3/VCH
VDD_48MHz
DOT_48
USB_48
PD ＃
SDATA
SCLK
I
2
C
逻辑
*FS_A/REF_0
*FS_B/REF_1
VDD_REF
XIN
XOUT
VSS_REF
PCIF0
PCIF1
PCIF2
VDD_PCI
VSS_PCI
PCI0
PCI1
PCI2
PCI3
VDD_PCI
VSS_PCI
PCI4
PCI5
PD ＃
DOT_48
USB_48
VSS_48
VDD_48
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDA
VSSA
IREF
CPUT_ITP
CPUC_ITP
VSS_CPU
CPUT1
CPUC1
VDD_CPU
CPUT0
CPUC0
VSS_SRC
SRCT
SRCC
VDD_SRC
VTT_PWRGD ＃
SDATA *
SCLK *
3V66_0
3V66_1
VSS_3V66
VDD_3V66
3V66_2
3V66_3/VCH
~
SSOP-48
* 100K的内部上拉
注意：
标有1信号[ * ]和[ ** ]具有内部上拉和下拉电阻，分别。
CY28405-3
1.0版， 2006年11月22日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第16页1
www.SpectraLinear.com
SPECTRALINEAR [ SPECTRALINEAR INC ]
