CY28405
CK409兼容的时钟合成器
特点
•支持Intel的Springdale /普雷斯科特（ CK409 ）
•可选的CPU频率
• 3.3V电源
• 9份PCI时钟
•四份3V66时钟与一个可选VCH
•两份48 MHz的USB时钟
•两份REF时钟
中央处理器
x3
3V66
x4
PCI
x9
REF
x2
48M
x2
•三个差分CPU时钟对
•拨号-A-频率
®
•支持SMBus / I
2
Ç字节，字和块读/写
最大•理想利盟扩频资料
电磁干扰（EMI）的减少
• 48引脚SSOP封装
框图
引脚配置
**FS_A/REF_0
**FS_B/REF_1
VDD_REF
VDD_REF
文献[ 0 ： 1 ]
XIN
XOUT
VDD_CPU
VSS_REF
CPUT [0：1 ， ITP ] ， CPUC [0：1 ， ITP ]
*FS_C/PCIF0
*FS_D/PCIF1
*FS_E/PCIF2
VDD_PCI
VSS_PCI
PCI0
PCI1
VDD_3V66
3V66_[0:2]
PCI2
PCI3
VDD_PCI
VDD_PCI
PCIF [0： 2]
VSS_PCI
PCI [0： 5]
PCI4
PCI5
RESET ＃ / PD ＃
DOT_48
3V66_3/VCH
USB_48
VSS_48
VDD_48MHz
VDD_48
DOT_48
USB_48
XIN
XOUT
XTAL
OSC
PLL 1
PLL的参考频率
分频器
网
FS_ [A ： E]
VTT_PWRGD ＃
IREF
SELVCH
PLL2
2
模式
PD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDA
VSSA
IREF
CPUT_ITP
CPUC_ITP
VSS_CPU
CPUT1
CPUC1
VDD_CPU
CPUT0
CPUC0
VSS
DNC ***
DNC ***
VDD
VTT_PWRGD ＃
SDATA
SCLK
3V66_0
3V66_1
VSS_3V66
VDD_3V66
3V66_2/MODE*
3V66_3/VCH/SELVCH**
~
SSOP-48
* 150K内部上拉
** 150K内部下拉
***不连接
CY28405
SDATA
SCLK
I
2
C
逻辑
WD
定时器
RESET＃
1.0版， 2006年11月20日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第18页1
www.SpectraLinear.com
SPECTRALINEAR [ SPECTRALINEAR INC ]
