CY28408
时钟合成器，差分CPU输出
特点
•兼容英特尔
®
CK 408手机时钟合成器
•支持Intel P4和Brookdale的CPU
•规格
• 3.3V电源
•三个差分CPU时钟
•十份PCI时钟
表1.频率表
[1]
S2
1
1
1
1
0
0
0
0
M
M
S1
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
133兆赫
高阻
TCLK/2
66兆赫
高阻
TCLK/4
166兆赫
66兆赫
100兆赫
66兆赫
66兆赫
66兆赫
的CPU （0： 2）
100兆赫
133兆赫
3V66
66兆赫
66兆赫
PCI_PCIF
33兆赫
33兆赫
版权所有
33兆赫
33兆赫
33兆赫
版权所有
33兆赫
高阻
TCLK/8
14.318兆赫
高阻
TCLK
48兆赫
高阻
TCLK/2
14.318兆赫
14.318兆赫
14.318兆赫
48兆赫
48兆赫
48兆赫
REF
14.318兆赫
14.318兆赫
USB / DOT
48兆赫
48兆赫
•六份3V66时钟
• SMBus支持与回读功能
•扩频电磁干扰（ EMI ）
减少
•拨号-A-频率
®
特点
•打电话问分贝
特点
• 56引脚TSSOP封装
框图
XIN
XOUT
PLL1
CPU_STP ＃
IREF
VSSIREF
S(0:2)
MULT0
VTT_PWRGD ＃
PCI_STP ＃
PLL2
/2
引脚配置
REF
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
EPCI1/PCI1
PCI2
EPCI3/PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
3V66_2
3V66_3
3V66_4
3V66_5
PD ＃
VDDA
VSSA
VTT_PWRGD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP ＃
CPUT0
CPUC0
VDD
CPUT1
CPUC1
VSS
VDD
CPUT2
CPUC2
MULT0
IREF
VSSIREF
S2
48M_USB
48M_DOT
VDD
VSS
3V66_1/VCH
PCI_STP ＃
3V66_0
VDD
VSS
SCLK
SDATA
CPUT （0 ：2）的
CPUC （0 ：2）的
3V66_0
3V66_1/VCH
PCI （ 0:6 ）
PCI_F （0 ：2）的
48M_USB
48M_DOT
CY28408
PD ＃
SDATA
SCLK
VDDA
WD
逻辑
I2C
逻辑
3V66[2:5]
动力
截至逻辑
注意：
1. TCLK是一个测试时钟测试模式驱动的XTAL_IN输入。 M =驱动1.0V和1.8V之间的电平。如果S2引脚为A M级电期间，一
0状态将被锁存到器件的内部状态寄存器。
1.0版， 2006年11月20日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第18页1
www.SpectraLinear.com
SPECTRALINEAR [ SPECTRALINEAR INC ]
